[发明专利]自偏压双向ESD保护电路

说明书

所公开的示例提供一种ESD保护电路(100)，该ESD保护电路(100)包括：保护结构(101)，该保护结构(101)响应于受保护节点电压(VPAD)和控制电压信号(VG)在ESD事件期间上升到触发电压(Vt1)以上，选择性地在受保护节点(124)处的第一端子(A1)和参考节点(126)处的第二端子(A2)之间传导电流；以及偏压电路(128)，该偏压电路(128)被配置为以对应于第一端子(A1)的第一电压(VPAD)和第二端子(A2)的第二电压(VREF)中的较高电压的控制电压(VG)对保护结构控制端子(G)加偏压，以控制ESD保护结构(101)的触发电压(Vt1)，从而在正常操作期间保持ESD保护结构断开。

背景技术

静电放电(ESD)保护电路使用通过ESD事件触发的箝位器(clamp)安全地使受保护焊盘或节点放电。双向(Dual direction)或双向(bidirectional)箝位电路为正ESD电压和负ESD电压提供保护，同时允许信号在正常操作期间进行正负摆动。在许多应用中采用双向ESD保护。例如，双向ESD保护适用于音频信号输入、接口和电平转换器。使用深n阱等在CMOS工艺中实施为双向开关二极管或其它晶体闸流管的ESD箝位器通常具有高阈值或触发电压(trigger voltage)，并且因此对于保护低电压电路是具有挑战性的。通过使用多晶硅栅极可降低具有p+/n-阱结击穿方案的双向箝位器的触发电压，以提高ESD箝位器效率。当向栅极提供适当的偏压时，可防止沟道泄漏，从而在正常操作期间保持箝位电路断开。对于使用p+/n-阱结击穿触发ESD保护的箝位电路中的PMOS栅极结构，在正常操作期间对栅极加偏压为高于PMOS阈值电压。然而，在负电压施加到受保护焊盘的正常操作期间，在正供电轨处对箝位电路栅极加偏压可引起栅极氧化物完整性(GOI)问题。供选择地，两个单独的单向电路可用于用正信令和负信令保护每个节点。然而，这样的做法将可能增加集成电路(IC)的管芯大小。

发明内容

所公开的示例提供一种双向ESD保护电路，该双向ESD保护电路包括保护结构或箝位部件，以响应于受保护节点电压和控制电压信号在ESD事件期间上升到触发电压以上，选择性地在受保护节点处的第一端子和参考节点处的第二端子之间传导电流。偏压电路以对应于第一端子的第一电压和第二端子的第二电压中的较高电压的控制电压对栅极或其它保护结构控制端子加偏压，以控制触发电压，从而在正常操作期间保持ESD保护结构断开。在某些实施例中，使用多路复用器，以选择性地施加第一电压或第二电压作为偏压控制信号，例如，使用具有用于自偏压(self-biasing)的交叉耦接的栅极和漏极的两个PMOS晶体管，并且使用自选择(self-selecting)多路复用器。

附图说明

图1是示意性地示出ESD保护电路的局部截面侧视图，ESD保护电路包括自偏压双向ESD保护电路和偏压电路，自偏压双向ESD保护电路实施三端双向可控硅开关(triac)，偏压电路包括多路复用器。

图2是示出图1的电路中的多路复用器的双PMOS晶体管实施方式的示意图。

图3是示出用于栅控(gated)和非栅控双向保护结构的触发电压的作为受保护节点电压的函数的电流的曲线图。

图4是作为图1的双向ESD保护电路的受保护节点电压的函数的栅极控制电压的曲线图。

图5是正常操作期间作为时间的函数的受保护节点电压和栅极控制电压的曲线图，其中时变受保护节点电压的幅度低于ESD保护结构触发电压。

图6是具有向偏压电路多路复用器提供选择信号的比较器的另一个自偏压双向ESD保护电路实施例的局部示意图。

图7是包括图1的自偏压双向ESD保护电路以保护连接到受保护节点的主(host)电路的集成电路的示意图。