[发明专利]一种六维分数阶超混沌系统及混沌信号发生器设计

权利要求书

1.一种基于六维分数阶超混沌系统的混沌信号发生器，其特征在于：所述混沌信号发生器包括电源电路、FPGA、时钟电路、复位电路、ASP下载接口、JTAG下载接口、拨码开关、第一路数模转换器、第二路数模转换器、第三路数模转换器、第四路数模转换器、第五路数模转换器和第六路数模转换器；利用FPGA实现六维分数阶超混沌系统电路，电源电路用于为混沌信号发生器供电；时钟电路用于为FPGA提供时钟信号；复位电路用于将FPGA复位；FPGA上接有ASP下载接口和JTAG下载接口；FPGA的六路混沌信号输出端分别连接第一路数模转换器、第二路数模转换器、第三路数模转换器、第四路数模转换器、第五路数模转换器、第六路数模转换器的数字信号输入端；拨码开关的一端连接电源，拨码开关的另一端分别连接第一路数模转换器、第二路数模转换器、第三路数模转换器、第四路数模转换器、第五路数模转换器、第六路数模转换器的供电端，第一路数模转换器、第二路数模转换器、第三路数模转换器、第四路数模转换器、第五路数模转换器、第六路数模转换器输出端输出的信号均为电压信号，即混沌信号；

所述六维分数阶超混沌系统用于输出六路混沌信号，所述六维分数阶超混沌系统所对应的数学模型为

式中，x、y、z、u、v、w为状态变量；其中a＝35,b＝5,c＝25,d＝5,e＝35,k＝22,q＝0.95。

2.根据权利要求1所述的一种基于六维分数阶超混沌系统的混沌信号发生器，其特征在于：利用FPGA实现的六维分数阶超混沌系统电路包括:数字积分电路、内部总线电路、浮点数运算电路和输出总线电路；数字积分电路包括多路复用数据选择器、采样间隔增益单元、阶跃信号输出单元和一个浮点数并行加法器；多路复用数据选择器用于混沌信号初始值和用于迭代运算反馈数据的输入；采样间隔增益单元用于积分采样间隔的设定；阶跃信号输出单元用于积分电路的时序控制；浮点数并行加法器用于对迭代结果进行累加；内部总线电路用于迭代运算内部数据的传输；浮点运算电路用于混沌信号数学模型的描述，其中包括浮点数乘法器、浮点数并行加法器和浮点数增益单元；输出总线电路用于迭代运算以外数据的输出。

3.根据权利要求2所述的一种基于六维分数阶超混沌系统的混沌信号发生器，其特征在于：数字积分电路输出的是对初始值Ini_X、Ini_Y、Ini_Z、Ini_U、Ini_V、Ini_W或反馈值积分后的数字信号，在内部总线中传输，进入到浮点数运算电路，浮点数运算电路对输入的数字信号进行相应的加法、乘法和增益运算得到n时刻的数字混沌信号X(n)，Y(n)，Z(n)，U(n)，V(n)，W(n)，n时刻的数字混沌信号经输出总线电路输出，并同时将n时刻的数字混沌信号作为反馈值传给数字积分电路进行下一次的迭代运算，得到下一时刻，即n+l时刻的数字混沌信号X(n+1)，Y(n+1)，Z(n+1)，U(n+1)，V(n+1)，W(n+1)。

4.根据权利要求1所述的一种基于六维分数阶超混沌系统的混沌信号发生器，其特征在于：所述FPGA是Cyclone系列，型号为EP3C25E144C8。