[发明专利]基于FPGA异构平台的马尔科夫蒙特卡洛算法加速方法

说明书

技术领域

本发明涉及计算机应用技术领域，特别涉及一种基于FPGA异构平台的马尔科夫蒙特卡洛算法加速方法及系统。

背景技术

随着计算技术的发展蒙特卡洛算法的应用场景越来越多，例如分子动力学、量子计算，计算化学等，蒙特卡洛算法有很多种实现方式，其中基于重要性采样(Metropolis采样)的马尔科夫链蒙特卡洛(Markov Chain Monte Carlo,MCMC)是应用最广泛的方法，MCMC的基础理论为马尔科夫过程，其过程为，首先构造一个已知的概率空间使该概率空间和原始积分函数尽可能相似，为了在该分布上采样需从任一状态出发，不断进行状态转移，最终收敛到平稳分布。稳定后可以做加权平均。随着计算场景的复杂度提高，原有的串行算法已经无法胜任，研究并行蒙特卡洛算法迫在眉睫。

现有技术中，并行蒙特卡洛算法应用最多的是基于马尔科夫链的并行和数值计算的并行。马尔卡夫链的并行，MCMC这种特殊的结构特别适合并行计算，可以用每个线程(或者进行)计算一条马尔科夫链，每条马尔科夫链之间不需要通信，所以并行效率较高，这种方法的问题是由于每条马尔科夫链需要预热(刚开始的样本需要去除)，所以会造成计算资源的浪费，而且并行度和核数呈正比，这种方法依赖于大规模计算技术(尤其是集群)，所以成本较高；数值计算的并行，只生成一条马尔卡夫链，数据计算部分并行，这种方式预热成本较小，但是需要通信，所以并行效率较低。而且并行度也依赖于核数，也是以集群为基础的，所以成本也较高。因此，如何实现高效率的并行蒙特卡洛算法，并且减低所需的成本，是现今急需解决的问题。

发明内容

本发明的目的是提供一种基于FPGA异构平台的马尔科夫蒙特卡洛算法加速方法及系统，以利用FPGA(Field－Programmable Gate Array，现场可编程门阵列)对蒙特卡洛算法进行并行流水加速，减少成本，同时提高并行效率。

为解决上述技术问题，本发明提供一种基于FPGA异构平台的马尔科夫蒙特卡洛算法加速方法，包括：

主机端完成初始化，并将产生的随机数数据通过PCI-e接口发送到FPGA端的DDR内存；其中，所述初始化包括构造概率空间和产生随机数；

所述FPGA端读取所述DDR内存中的所述随机数数据，并利用构造的马尔科夫链对所述随机数数据进行并行的流水线运算，获取并发送对应的结果数据到所述主机端。

可选的，所述利用构造的马尔科夫链对所述随机数数据进行并行的流水线运算，包括：

利用#pragma unroll的方式将所述马尔科夫链完全展开；

展开的每条马尔科夫链分别采用流水的方式对所述随机数数据中的部分数据进行运算；其中，所述部分数据中的随机数的数量为所述随机数数据中的随机数的数量除以所述马尔科夫链的数量。

可选的，所述利用#pragma unroll的方式将所述马尔科夫链完全展开之前，还包括：

根据所述随机数数据中的随机数的数量，构造所述马尔科夫链。

可选的，该方法还包括：

所述主机端对接收的所述结果数据进行积分运算；其中，所述积分运算包括加权平均运算。

此外，本发明还提供了一种基于FPGA异构平台的马尔科夫蒙特卡洛算法加速系统，包括：

主机端，用于完成初始化，并将产生的随机数数据通过PCI-e接口发送到FPGA端的DDR内存；其中，所述初始化包括构造概率空间和产生随机数；

所述FPGA端，用于读取所述DDR内存中的所述随机数数据，并利用构造的马尔科夫链对所述随机数数据进行并行的流水线运算，获取并发送对应的结果数据到所述主机端。

可选的，所述FPGA端，包括：

展开模块，用于利用#pragma unroll的方式将所述马尔科夫链完全展开；

运算模块，用于展开的每条马尔科夫链分别采用流水的方式对所述随机数数据中的部分数据进行运算；其中，所述部分数据中的随机数的数量为所述随机数数据中的随机数的数量除以所述马尔科夫链的数量。

可选的，所述FPGA端，还包括：

构造模块，用于根据所述随机数数据中的随机数的数量，构造所述马尔科夫链。

可选的，所述主机端，还包括：

积分模块，用于对接收的所述结果数据进行积分运算；其中，所述积分运算包括加权平均运算。