[发明专利]一种处理器

说明书

本发明公开了一种处理器，包括：配置信息存储区，重组控制单元；配置信息存储区用于存储配置信息，配置信息中包括重组规则；重组控制单元用于控制处理器中的各个逻辑器件之间的连接关系；重组控制单元用于接收处理器中正在运行的应用程序经译码得到的控制指令，根据配置信息存储区中的重组规则选择相应的逻辑器件构成执行控制指令的重组电路，以实现控制指令的执行。这种处理器能够控制构成重组电路的逻辑器件，在实现一个控制指令时，处理器可以根据需要按照重组规则选择逻辑器件连接成不同的重组电路，有效地提高了对控制指令执行过程的破解成本，进而提高了处理器中应用程序在运行过程中对应的控制指令的执行安全性，使得处理器更加安全稳固。

技术领域

本发明涉及处理器技术领域，特别涉及一种具有高安全级别的处理器。

背景技术

由于信息技术的快速发展，信息安全的重要性与日俱增。要保证信息的安全，必须确保处理器的安全性。安全处理器是信息安全领域的关键技术。

目前的“安全处理器”，主要通过运行加密算法软件来实现处理器的安全处理。但是这种加密算法被破解的几率较大，且加密算法的实现大大降低了处理器的整体性能，随着实际当中对数据处理速率的要求越来越高，简单的用加密算法软件来保证处理的安全已不再适用。

发明内容

有鉴于此，本发明提供了一种处理器，以至少部分地解决上述问题。

本发明提供了一种处理器，包括：配置信息存储区，重组控制单元；

配置信息存储区用于存储配置信息，配置信息中包括重组规则；

重组控制单元用于控制处理器中的各个逻辑器件之间的连接关系；重组控制单元用于接收处理器中正在运行的应用程序经译码得到的控制指令，根据配置信息存储区中的重组规则选择相应的逻辑器件构成执行该控制指令的重组电路，以实现该控制指令的执行。

可选地，重组控制单元还用于接收处理器中正在运行的应用程序经译码得到的多个控制指令，根据配置信息存储区中的重组规则对多个控制指令进行宏加工，得到包含多个控制指令的宏控制指令，并根据该宏控制指令选择相应的逻辑器件构成执行该宏控制指令的重组电路，以实现该宏控制指令的执行。

可选地，对多个控制指令进行的宏加工包括：对多个控制指令进行的排序、拼装、替换和/或延时。

可选地，配置信息存储区中的重组规则为随时间变化的规则；

配置信息存储区中的重组规则以预定加密方式存储。

可选地，配置信息存储区中的重组规则包括如下一种或多种：

指示处理器中运行的应用程序的输出数据的存储方式的规则；

指示处理器中运行的应用程序中的指定算法的电路实现方式的规则；

指示处理器中运行的应用程序的编码指令的译码方式的规则。

可选地，处理器还包括：配置信息输入接口；

配置信息存储区与配置信息输入接口连接，所述配置信息存储区用于从所述配置信息输入接口获取并存储重组规则。

可选地，处理器还包括：选通器；

重组控制单元与选通器连接，选通器与处理器中的各个逻辑器件连接；

选通器用于根据重组控制单元发送的重组信号控制处理器中的各个逻辑器件之间的连接关系。

可选地，处理器还包括：异常复位逻辑单元；

异常复位逻辑单元与重组控制单元连接，异常复位逻辑单元用于监测重组控制单元的工作状态，当监测到重组控制单元的工作状态发生异常时，对重组控制单元进行初始化。