[发明专利]一种处理器

权利要求书

1.一种处理器，其特征在于包括：配置信息存储区，重组控制单元；

所述配置信息存储区用于存储配置信息，所述配置信息中包括重组规则；

所述配置信息存储区包括随机队列存储单元和非易失性存储单元，所述随机队列存储单元用于存储预置的重组规则以及相关的配置信息，保证所述处理器在没有用户输入的自定义的重组规则时的基本重组形态；所述非易失性存储单元与配置信息输入接口连接，用于从配置信息输入接口获取并存储用户输入的自定义的重组规则；

所述重组控制单元用于控制所述处理器中的各个逻辑器件之间的连接关系；所述重组控制单元用于接收所述处理器中正在运行的应用程序经译码得到的控制指令，根据所述配置信息存储区中的重组规则选择相应的逻辑器件构成执行所述控制指令的重组电路，以实现所述控制指令的执行；其中，所述逻辑器件是与门、或门、非门、与非门、或非门、与或非门的基本逻辑单元，用于实现基本逻辑运算和复合逻辑运算；

所述配置信息存储区中的重组规则为随时间变化的规则；

所述配置信息存储区中的重组规则以预定加密方式存储；

并且，所述配置信息存储区中的重组规则包括如下一种或多种：

指示所述处理器中运行的应用程序的输出数据的存储方式的规则；

指示所述处理器中运行的应用程序中的指定算法的电路实现方式的规则；

指示所述处理器中运行的应用程序的编码指令的译码方式的规则。

2.如权利要求1所述的处理器，其特征在于，

所述重组控制单元还用于接收所述处理器中正在运行的应用程序经译码得到的多个控制指令，根据所述配置信息存储区中的重组规则对所述多个控制指令进行宏加工，得到包含所述多个控制指令的宏控制指令，并根据所述宏控制指令选择相应的逻辑器件构成执行所述宏控制指令的重组电路，以实现所述宏控制指令的执行。

3.如权利要求2所述的处理器，其特征在于，

对所述多个控制指令进行的宏加工包括：对所述多个控制指令进行的排序、拼装、替换和/或延时。

4.如权利要求1所述的处理器，其特征在于，所述处理器还包括：配置信息输入接口；

所述配置信息存储区与所述配置信息输入接口连接，所述配置信息存储区用于从所述配置信息输入接口获取并存储重组规则。

5.如权利要求1所述的处理器，其特征在于，所述处理器还包括：选通器；

所述重组控制单元与所述选通器连接，所述选通器与所述处理器中的各个逻辑器件连接；

所述选通器用于根据所述重组控制单元发送的重组信号控制所述处理器中的各个逻辑器件之间的连接关系。

6.如权利要求1所述的处理器，其特征在于，所述处理器还包括：异常复位逻辑单元；

所述异常复位逻辑单元与所述重组控制单元连接，所述异常复位逻辑单元用于监测所述重组控制单元的工作状态，当监测到所述重组控制单元的工作状态发生异常时，对所述重组控制单元进行初始化。

7.如权利要求1所述的处理器，其特征在于，所述处理器还包括：现场可编程门阵列；

所述现场可编程门阵列作为所述重组控制单元的选备，用于当所述重组控制单元出现异常时代替所述重组控制单元工作。