[发明专利]快闪存储器存储装置

说明书

本发明提供一种快闪存储器存储装置，具有多种操作模式。快闪存储器存储装置包括存储器控制电路以及存储器晶胞阵列。存储器控制电路用以控制快闪存储器存储装置操作在多种操作模式其中之一。所述操作模式包括低待机电流模式。存储器晶胞阵列耦接至存储器控制电路。存储器晶胞阵列用以存储数据。所述数据包括只读存储器数据。存储器控制电路依据第一指令控制快闪存储器存储装置进入低待机电流模式。存储器控制电路依据第二指令从低待机电流模式唤醒快闪存储器存储装置。快闪存储器存储装置操作在低待机电流模式时，只读存储器数据被保持。

技术领域

本发明涉及一种存储器存储装置，尤其涉及一种快闪存储器存储装置。

背景技术

随着电子科技的演进，电子装置成为人们生活中必要的工具。而为了提供长效且大量的数据存储的功能，非易失性存储器成为重要的数据存储媒介。并且，在现今的电子产品中，快闪存储器是为较为受欢迎的非易失性存储器中的一种。快闪存储器存储装置的操作模式主要包括主动模式(active mode)、正常待机模式(normal standby mode)以及深度省电模式(deep power down mode)。

在现有技术中，快闪存储器存储装置需要接收指令以进入深度省电模式。进入深度省电模式的快闪存储器存储装置的动态操作均被停止，其优势为所消耗的电流非常低，惟要唤醒进入深度省电模式的快闪存储器存储装置通常需要花费相当多的时间。所花费的时间通常是用来复原快闪存储器存储装置内部的电路设定。

另一方面，虽然在正常待机模式的快闪存储器存储装置所消耗的电流较高，但是其唤醒时间较短。在正常待机模式的快闪存储器存储装置所消耗的电流通常是由于在此模式中，电压产生器电路仍需要工作以提供高电压给字元线解码器电路。因此，目前在正常待机模式的快闪存储器存储装置所消耗的电流仍无法有效降低。

发明内容

本发明提供一种快闪存储器存储装置，其操作在低待机电流模式(low standbycurrent mode)时，待机电流小且唤醒时间短。

本发明的快闪存储器存储装置具有多种操作模式。快闪存储器存储装置包括存储器控制电路以及存储器晶胞阵列。存储器控制电路用以控制快闪存储器存储装置操作在多种操作模式其中之一。所述操作模式包括低待机电流模式。存储器晶胞阵列耦接至存储器控制电路。存储器晶胞阵列用以存储数据。所述数据包括只读存储器数据。存储器控制电路依据第一指令控制快闪存储器存储装置进入低待机电流模式。存储器控制电路依据第二指令从低待机电流模式唤醒快闪存储器存储装置。快闪存储器存储装置操作在低待机电流模式时，只读存储器数据(read-only memory data，ROM data)被保持。

本发明的快闪存储器存储装置具有多种操作模式。快闪存储器存储装置包括存储器控制电路以及存储器晶胞阵列。存储器控制电路用以控制快闪存储器存储装置操作在多种操作模式其中之一。所述操作模式包括低待机电流模式。存储器晶胞阵列耦接至存储器控制电路。存储器晶胞阵列用以存储数据。所述数据包括只读存储器数据。存储器控制电路依据第一指令控制快闪存储器存储装置进入低待机电流模式。存储器控制电路依据第二指令从低待机电流模式唤醒快闪存储器存储装置。操作模式包括正常待机模式以及深度省电模式。快闪存储器存储装置操作在低待机电流模式、正常待机模式以及深度省电模式分别具有第一电流、第二电流以及第三电流。第一电流小于第二电流并且大于第三电流。

基于上述，在本发明的示范实施例中，快闪存储器存储装置依据指令控制进入或离开低待机电流模式。并且快闪存储器存储装置操作在低待机电流模式时，只读存储器数据被保持。因此，快闪存储器存储装置操作在低待机电流模式时，其待机电流小且唤醒时间短。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1示出本发明一实施例的快闪存储器存储装置的概要示意图。