[发明专利]用于使用分布式触发电路保护免于静电放电的设备

权利要求书

1.一种用于保护免于静电放电的设备，所述设备在位于掩埋隔离层(2)上的半导体薄膜(1)中及其上制造，所述掩埋隔离层自身位于半导体阱(3)的顶部上，所述设备包括：第一端子(B1)和第二端子(B2)；至少一个模块(MD1)，所述至少一个模块包括至少一个MOS晶体管(TR)，所述至少一个MOS晶体管布置在所述第一端子(B1)与所述第二端子(B2)之间，耦合至所述第一端子和所述第二端子，并且使其栅极区域(G)、其衬底(B)和所述阱(3)电耦合；至少一个阻容式电路(RC)，所述至少一个阻容式电路被配置成用于当静电放电发生在所述第一端子(B1)或所述第二端子(B2)上时使所述MOS晶体管(TR)导通，所述至少一个阻容式电路(RC)与所述晶体管的源极区域、栅极区域或漏极区域中的至少一者具有公共部分并且包括电容元件和电阻元件，所述电容元件的第一电极包括所述电阻元件并且所述电容元件的第二电极包括所述半导体薄膜(1)的至少一部分。

2.根据权利要求1所述的设备，其中，所述栅极区域(G)包括第一多晶硅区域(20)，并且所述模块(MD1)包括第一假栅极区域(DG)，所述第一假栅极区域位于所述晶体管(TR)的所述漏极区域(D)的顶部上并且包括在第一绝缘层(51)的顶部上形成的第二多晶硅区域(50)，所述第二多晶硅区域(50)电耦合至所述第一多晶硅区域(20)并且包括不具有任何金属硅化物的第一部分(54)，所述模块(MD1)进一步包括第一阻容式电路(RC)，所述第一阻容式电路包括第一电阻元件(R_D)和第一电容元件(C_D)，所述第一电阻元件包括所述第二多晶硅区域(50)的所述第一部分(54)，所述第一电容元件的第一电极包括所述第二多晶硅区域(50)并且所述第一电容元件的第二电极包括所述漏极区域(D)的位于所述第一绝缘层(51)之下的部分(100)。

3.根据权利要求1所述的设备，其中，所述栅极区域(G)包括第一多晶硅区域(20)，所述第一多晶硅区域位于绝缘层(21)的顶部上并且包括不具有任何金属硅化物的部分(200)，并且所述模块(MD1)包括第二阻容式电路(RC2)，所述第二阻容式电路包括第二电阻元件(R_G)和第二电容元件(C_G)，所述第二电阻元件包括所述第一多晶硅区域(20)的所述部分(200)，所述第二电容元件的第一电极包括所述第一多晶硅区域(20)并且所述第二电容元件的第二电极包括所述衬底(B)的位于所述绝缘层(21)之下的部分(210)。

4.根据权利要求1所述的设备，其中，所述栅极区域(G)包括第一多晶硅区域(20)，并且所述模块(MD1)包括第二假栅极区域(DG2)，所述第二假栅极区域位于所述源极区域(S)的顶部上并且包括位于第三绝缘层上的第三多晶硅区域(7)，所述第三多晶硅区域(7)电耦合至所述第一多晶硅区域(20)并且包括不具有任何金属硅化物的部分(74)，所述模块(MD1)包括第三阻容式电路(RC3)，所述第三阻容式电路包括第三电阻元件(R_s)和第三电容元件(C_s)，所述第三电阻元件包括所述第三多晶硅区域的所述部分(74)，所述第三电容元件的第一电极包括所述第三多晶硅区域(7)并且所述第三电容元件的第二电极包括所述源极区域(S)面向所述第三绝缘层定位的部分(700)。

5.根据权利要求1所述的设备，其中，所述阱(3)包括比位于所述掩埋隔离层(2)之下的层(30)较轻掺杂的区域(300)，并且所述模块(MD1)包括电耦合至所述晶体管的所述衬底(B)的第四阻容式电路(RC4)，所述第四阻容式电路具有第四电阻元件和第四电容器，所述第四电阻元件包括所述阱(3)的较轻掺杂区域(300)，所述第四电容器的第一电极包括所述阱(3)的所述较轻掺杂区域(300)并且所述第四电容器的第二电极包括位于所述掩埋隔离层(2)的顶部上的所述半导体薄膜(1)。

6.根据以上权利要求中任一项所述的设备，包括在所述第一端子(B1)与所述第二端子(B2)之间并联耦合的多个模块(MDi)。