[发明专利]比特级信元的阵列、复合推进存储器和计算机系统

权利要求书

1.一种复合推进存储器，该复合推进存储器包括第一矩阵和位于比所述第一矩阵更低的结构层级中的多个第二矩阵，每一个所述第二矩阵比所述第一矩阵小，所述第一矩阵包括以二维阵列空间部署的多个推进存储器块使得所述推进存储器块的每个水平阵列共享公共水平核线，而所述推进存储器块的每个垂直阵列共享公共垂直核线，各个所述推进存储器块包括由沿着所述第二矩阵的行方向布置的存储器单元阵列实现的所述第二矩阵，各个存储器单元具有比特级信元的序列，所述比特级信元的序列沿着所述第二矩阵的列方向对齐并且被配置为存储字节大小或字大小的信息，所述第二矩阵被分配在所述第一矩阵中的每一个划分的区域中，

其中，各个所述存储器单元与时钟信号同步地将所述信息从对应推进存储器块的输入侧朝着所述对应推进存储器块的输出侧逐步传送至相邻的存储器单元，使得通过沿着所述输入侧到所述输出侧布置的比特级信元的阵列，能够将所述比特级信元的信息从所述输入侧传送至所述输出侧，并且

在所述水平核线和所述垂直核线的期望的交叉点处，各个所述推进存储器块被随机存取，

其中，所述比特级信元的阵列包括：

第一比特级信元，其被配置为存储信号电荷；

单元间信元，其被连接到所述第一比特级信元的输出端子；以及

第二比特级信元，其被连接到所述单元间信元的输出端子，

其中，所述单元间信元将所述信号电荷的存储状态在所述第一比特级信元和所述第二比特级信元之间隔离。

2.根据权利要求1所述的复合推进存储器，其中，所述第一比特级信元和所述第二比特级信元中的每一个包括：

传送晶体管，其具有通过第一延迟元件连接到被配置为供应所述时钟信号的时钟信号供应线的第一主电极以及通过第二延迟元件连接到设置在所述存储器单元阵列的输入侧的第一邻近比特级信元的输出端子的控制电极；

复位晶体管，其具有连接到所述传送晶体管的第二主电极的第一主电极、连接到所述时钟信号供应线的控制电极以及连接到地电势的第二主电极；以及

电容器，其被配置为存储所述比特级信元的信息，并且与所述复位晶体管并联连接，

其中，连接所述传送晶体管的第二主电极与所述复位晶体管的第一主电极的输出节点用作所述比特级信元的输出端子，并且所述比特级信元的所述输出端子将存储在所述电容器中的信号输送至设置在所述存储器单元阵列的输出侧的第二邻近比特级信元。

3.根据权利要求2所述的复合推进存储器，其中，在所述第一比特级信元和所述第二比特级信元中的每一个中，当所述时钟信号被施加到所述复位晶体管的控制电极时，所述复位晶体管使已经存储在所述电容器中的信号电荷放电。

4.根据权利要求2所述的复合推进存储器，其中，在所述第一比特级信元和所述第二比特级信元中的每一个中，在存储在所述电容器中的信号电荷放电之后，所述传送晶体管在延迟由所述第一延迟元件确定的第一延迟时间后被激活，并且当存储在所述第一邻近比特级信元中的信号被馈送至所述传送晶体管的控制电极时，所述传送晶体管在进一步延迟由所述第二延迟元件确定的第二延迟时间后将存储在所述第一邻近比特级信元中的信号传送至所述电容器。