[发明专利]一种数字信号发生器

说明书

技术领域

本发明涉及数字信号技术领域，尤其涉及一种数字信号发生器。

背景技术

目前市面上高清、超高清数字信号发生器均采用高速FPGA(Field－Programmable Gate Array，现场可编程门阵列)芯片技术完成图像和声音的产生，然后再通过专业高清接口编码芯片(HDMI transmitter)将音视频信号编码并发送出去。这种技术方案的缺点如下：

1、由于FPGA封装大、功耗高，设计出来的系统很难小型化及轻便化；

2、由于FPGA成本高，FPGA方案软件开发也需要较高成本，导致整机成本居高不下，产品售价过高，生产制造型企业无法大规模使用；

3、FPGA研发周期长，技术门槛高；

4、FPGA芯片采购及专利授权费受制于外国企业。

5、维护极为不便，出现硬件问题只能将整块主板换掉。

发明内容

鉴于现有技术中存在的上述缺陷，本发明所要解决的技术问题是，提供一种数字信号发生器，解决现有技术中采用FPGA芯片技术的数字信号发生器难以小型化，研发成本高、维修不便的缺陷。本发明是通过如下技术方案来实现的：

一种数字信号发生器，包括SoC芯片和编解码芯片；所述SoC芯片包括图形信号发生器和主控芯片；

所述图形信号发生器用于产生图像信号；

所述主控芯片用于产生音频信号；

所述编解码芯片用于将所述图像信号和音频信号进行合并编码后生成编码信号，并输出所述编码信号。

进一步地，所述编解码芯片还用于在输出所述编码信号前对所述编码信号进行HDCP加密。

进一步地，所述编解码芯片还用于接收外部输入的音视频信号，并对所述音视频信号进行分析。

进一步地，所述编解码芯片为支持HDMI2.0b规范的HDMI接口芯片。

进一步地，所述编码信号为HDMI格式的编码信号。

进一步地，所述图形信号发生器包括：锁相环、时序生成器和缓存器；

所述锁相环用于产生各种图像分辨率所需的时钟信号；

所述时序生成器用于按照视频标准CEA-861E所规定的时序，利用所述时钟信号产生行场同步信号及数据使能信号，并通过所述缓存器将所述行场同步信号及数据使能信号输出，以产生所述图像信号。

进一步地，所述数字信号发生器还包括电源管理芯片、供电单元和电池模块；

所述电池模块通过所述电源管理芯片与所述供电单元连接，所述供电单元还与所述主控芯片连接。

进一步地，所述电池模块为锂离子聚合物电池。

与现有技术相比，本发明提供的数字信号发生器包括SoC芯片和编解码芯片，利用SoC芯片取代现有技术的信号发生器中采用的FPGA芯片，在SoC芯片内部集成用于产生图形信号的图形信号发生器和可产生音频信号的主控芯片，通过编解码芯片将图形信号发生器产生的图像信号和主控芯片产生的音频信号进行合并编码后生成编码信号，再输出编码信号，从而产生所需数字信号，可广泛应用于各种音视频产品的调试、测试及生产环节，与现有技术中采用FPGA芯片的数字信号发生器相比具有小型化、技术门槛低、研发成本低、研发周期短、工作可靠性高、环境适应能力强、操作简单、易于维护等优点。

附图说明

图1：本发明实施例提供的数字信号发生器的组成结构示意图。

图2：本发明实施例提供的数字信号发生器中图形信号发生器的组成结构示意图。

具体实施方式

下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接连接，也可以通过中间媒介间接连接，也可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。