[发明专利]流水线模拟数字转换器及其操作方法

说明书

本申请公开了一种流水线模拟数字转换器及其操作方法。流水线模拟数字转换器包含乘法数字模拟转换器及子模拟数字转换器。乘法数字模拟转换器依据不重叠的两时脉交替操作于放大阶段及取样阶段，并且在该放大阶段依据目标电压对输入信号进行运算。目标电压是由数字码决定。该子模拟数字转换器包含：多个比较器，用来将输入信号与多个预设电压做比较以产生多个比较结果；一判断电路，依据所述多个比较结果于该两时脉的一非重叠区间产生多个比较完成信号，所述多个比较完成信号分别指示所述多个比较器是否已完成比较；以及一编码电路，依据所述多个比较结果及所述多个比较完成信号决定该数字码。

技术领域

本公开涉及模拟数字转换器(analog-to-digital converter,ADC)，尤其涉及流水线模拟数字转换器(pipelined ADC，亦作pipeline ADC)。

背景技术

图1为现有的流水线模拟数字转换器100，包含多个串接的运算级110、末端模拟数字转换器120以及数字校正电路130。输入信号V_in经过多级的比较、相减及放大等运算，最后由校正电路130对每一运算级110的输出以及末端模拟数字转换器120的输出进行校正后，产生数字码D，数字码D即输入信号V_in经模拟数字转换后的结果。流水线模拟数字转换器100的动作原理为本技术领域技术人员所熟知，故不再赘述。

运算级110包含一个子模拟数字转换器(sub-ADC)200(如图2所示)及一个乘法数字模拟转换器(multiplying DAC,简称MDAC)300(如图3所示)，两者依据两个不重叠(non-overlapping)的时脉Φ₁及Φ₂(如图4所示)动作。假设电路在时脉的高电平动作(例如开关导通)，则「不重叠」代表两时脉不同时为高电平，图4的时间t1与t2之间及t1’与t2’之间为两时脉的非重叠区间。子模拟数字转换器200适用于1.5位元的流水线模拟数字转换器，包含比较器220、240以及编码电路260。比较器220与比较器240分别将差动输入信号V_in(包含信号及信号)与第一预设电压(V_ref/4)及第二预设电压(-V_ref/4)作比较(V_ref为一参考电压)，并分别得出一组比较结果(信号d0及d0_b为一组，信号d1及d1_b为另一组)。编码电路260将此二组比较结果编码成数字码CV(包含三个位元CVp、CVm、CVn)。编码电路260由多个逻辑闸组成(例如图中的六个及闸(AND Gate)262～267)，并且依据时脉Φ₂输出数字码CV。详言之，子模拟数字转换器200在时脉Φ₁为高电平时进行比较及编码，并且编码电路260在时脉Φ₂为高电平时输出数字码CV，也就是说位元CVp、CVm及CVn在时脉Φ₂由低电平转换为高电平时被决定，在被决定之前三者皆为逻辑0。

图3所示的乘法数字模拟转换器300主要包含用来放大信号的运算放大器310。运算放大器310的反相输入端通过开关S4a耦接电容C0a及C1a，运算放大器310的非反相输入端通过开关S4b耦接电容C0b及C1b。乘法数字模拟转换器300依据时脉Φ₁及Φ₂交替操作于取样阶段及放大阶段。以运算放大器310的反相输入端为例作说明，在取样阶段(时脉Φ₁为高电平)，开关S0a、S1a、S2a导通，并且开关S3a、S4a、S5a不导通，此阶段电容C0a及C1a对信号取样；在放大阶段(时脉Φ₂为高电平)，开关S0a、S1a、S2a不导通，并且开关S3a、S4a、S5a导通，此阶段电容C0a成为回授电容，且乘法数字模拟转换器300对输入信号V_in进行减法及乘法运算并输出差动输出信号V_out(包含信号及信号)作为下一个运算级的输入。运算放大器310的非反相输入端同理，不再赘述。图3中的电压V_cm为差动输入信号V_in的共模电压，电压V_R+及V_R-的电压值由子模拟数字转换器200的数字码CV决定。