[发明专利]基于PDN与通道协同分析法的时域分析方法

说明书

本发明公开一种基于PDN与通道协同分析法的时域分析方法，用于判断实际的设计是否符合要求。其实现步骤是：(1)搭建全链路电路仿真模型；(2)仿真获得电源噪声；(3)获得通道部分上升边响应和下降边响应数据；(4)获得电源噪声的概率分布；(5)确定上升边响应和下降边响应的起点；(6)求受害线码间干扰的概率分布；(7)求进攻线上升边和下降边向量；(8)求进攻线对受害线串扰的概率分布；(9)求解通道部分的概率分布；(10)求解全链路的概率分布；(11)求解全链路的误码率。本发明可以精确得到有电源噪声影响时高速系统的误码率眼图。

技术领域

本发明属于电子技术领域，更进一步涉及高速电路电源分配技术领域中的一种基于电源分配网络PDN(Power Distribution Network)与通道协同分析法的快速时域分析方法。本发明的通道通常包括驱动器、封装、过孔、PCB走线、去耦电容、接收器等结构。本发明可应用于高速电路中信号完整性的设计分析及对高速电路性能的评价。

背景技术

随着电子系统向高速、高密度、低电压和大电流的趋势发展，电源完整性问题日益凸显。在实际工业制造中，工程师往往使用误码率眼图来衡量设计是否符合要求，然而目前的误码率眼图求解都没有包括电源分配网络PDN的影响，这使得结果过于乐观。因此误码率眼图的计算中加入电源分配网络PDN的影响对于评价全链路性能显得尤为重要。

Kiyeong Kim，Heegon Kim等人在其发表的论文“Analytical Approaches forWorst and Statistical Eye Estimation in HBM Channel”(DesignCon 2015)提出了一种方法来计算全链路的误码率眼图，该方法将驱动器建模为全晶体管电路，通过计算电源与接收端之间的数学表达式，在仿真得到电源端噪声后便可计算出接收端的电源噪声。该方法存在的不足之处是：未考虑电源分配网络PDN通过互感耦合到数据线的噪声从而使得电源噪声不准确；此外，实际的设计中，由于厂家对产品产权的保护，要想知道驱动器的全晶体管模型是很难做到的。

西安电子科技大学在其申请的专利文献“一种高速并行链路系统快速时域仿真方法”(申请号：201410367337.6授权公告号CN 104143024 A)中提出了一种基于双边沿响应法的快速时域仿真方法。该方法的步骤是：(1)选用并行高速链路系统；(2)建立SPICE模型；(3)获得边沿响应信号(4)计算仿真阶数；(5)获得上升边和下降边向量(6)获得最坏码型序列向量；(7)获得预估的最坏眼图；(8)用步骤(2)建立的SPICE模型仿真最坏眼图；(9)获得预估精度的绝对误差。该方法存在的不足之处是：只考虑了通道部分而忽略了电源分配网络PDN对眼图的影响，使得结果相对实际情况更加乐观；此外，该方法仅仅计算了最坏眼图而并未涉及概率，对实际设计指导意义不大。

发明内容

本发明的目的在于克服上述现有技术的不足，提出一种基于PDN与通道的协同分析法的快速时域分析方法，以获得电源噪声、码间干扰和串扰共同影响时边沿响应不对成的系统的误码率BER(Bit Eror Ratio)，提高了误码率眼图的仿真精度，进而指导高速系统的设计。

为实现上述目的，本发明的具体步骤包括：

(1)搭建全链路电路仿真模型：

(1)搭建全链路电路仿真模型：

(1a)将并行高速链路系统中的电路参数，赋给通用模拟电路仿真器SPICE模型中对应的参数，共建立16条数据线通路，得到通用模拟电路仿真器SPICE模型；

(1b)将实际的电源分配网络PDN的平面尺寸、平面间距、介质的介电常数赋值给三维高速电路仿真软件建立的电源分配网络PDN对应的参数，稳压源模块VRM用1.22v的直流电压源代替，得到电源分配网络PDN模型；

(1c)将电源分配网络PDN模型的输出端与通用模拟电路仿真器SPICE模型中的驱动器供电端相连，得到全链路电路仿真模型；