[发明专利]一种用于量子计算设备的组件及其配置方法

说明书

一种技术涉及一种用于量子计算设备的组件。量子总线平面(100)包括第一组凹槽(201)。读出平面(102)包括第二组凹槽(301)。块(502)被定位为保持读出平面(102)与量子总线平面(100)相对，使得第一组凹槽(201)与第二组凹槽(301)相对。包括多个量子位芯片(101)，其中每个具有被定位在第一组凹槽中的第一端部并且具有被定位在第二组凹槽中的第二端部。

背景技术

本发明涉及量子计算，并且更具体地涉及用于可缩放量子计算的垂直集成的超导量子位设备的模块化阵列。

在被称为电路量子电动力学的一种方法中，量子计算采用被称为量子位的有源超导设备来操纵和存储量子信息，并且采用谐振器(例如，作为二维(2D)平面波导或作为三维(3D)微波腔体)来读出和支持量子位之间的交互。每个超导量子位包括一个或多个约瑟夫森结，这些约瑟夫森结通过与结并联的电容器被分流。量子位电容耦合到2D或3D微波腔体。与量子位相关联的能量驻留在约瑟夫森结周围的电磁场中，并且尤其是在相对较大的分流电容结构附近。迄今为止，重点在于提高量子位的寿命，以便在信息丢失之前进行计算(即操纵和读出)以消除量子的相干性。目前，超导量子位相干时间可以高达100微秒，并且正在努力提高相干时间。关于增加相干时间的一个研究领域集中在从具有相对较高电磁场能量密度的区域(诸如在构成量子位的薄膜的尖角和边缘附近)消除有损材料。在量子位附近的这样的材料可以包括支持被称为两级系统(TLS)的缺陷的缺点。

发明内容

根据一个实施例，提供了一种用于量子计算设备的组件。该组件包括：包括第一组凹槽的量子总线平面、包括第二组凹槽的读出平面、以及被定位为保持读出平面与量子总线平面相对的块，使得第一组凹槽与第二组凹槽相对。而且，该组件包括多个量子位芯片，其中每个具有被定位在第一组凹槽中的第一端部并且具有被定位在第二组凹槽中的第二端部。

根据一个实施例，提供了一种用于量子计算设备的组件。该组件包括壳体，壳体被配置为具有底部部分、顶部部分和块的外壳，其中块连接顶部部分和底部部分。该组件包括第一组凹槽的量子总线平面和包括第二组凹槽的读出平面。该块被配置为将读出平面定位为与量子总线平面相对，使得第一组凹槽与第二组凹槽相对。而且，该组件包括多个量子位芯片，其中每个具有被定位在第一组凹槽中的第一端部并且具有被定位在第二组凹槽中的第二端部。

根据一个实施例，提供了一种配置用于量子计算设备的组件的方法。该方法包括提供被配置为具有底部部分、顶部部分和块的外壳的壳体，其中块连接顶部部分和底部部分。该方法包括提供具有第一组凹槽的读出平面和具有第二组凹槽的量子总线平面，并且在块中组装读出平面以与量子总线平面相对，使得第一组凹槽与第二组凹槽相对。而且，该方法包括在块中安装多个量子位芯片，其中多个量子位芯片中的每个具有被定位在第一组凹槽中的第一端部并且具有被定位在第二组凹槽中的第二端部。

在一个或多个实施例中，多个量子位芯片通过被定位在第一组凹槽和第二组凹槽两者中来在长度方向上垂直地延伸。第一组凹槽将多个量子位芯片的第一端部保持在读出平面中，并且第二组凹槽将多个量子位芯片的第二端部保持在量子总线平面中。

在一个或多个实施例中，多个量子位芯片的第一端部与第二端部相对。在一个或多个实施例中，块由超导材料制成。

在一个或多个实施例中，量子总线平面包括基底，基底之上具有互连布线，并且互连布线经由多个耦合总线谐振器连接多个量子位芯片。

在一个或多个实施例中，读出平面包括基底，基底之上具有扇出布线，并且扇出布线将多个量子位芯片中的每个单独地连接到电路板。电路板以一对一的关系将多个量子位芯片中的每个单独地连接到多个连接器。

在一个或多个实施例中，块被配置为容纳第一组件梳状部和第二组件梳状部以形成交叉部，并且第一组件梳状部和第二组件梳状部的交叉部形成用于单独地容置多个量子位芯片的多个插槽。多个插槽将多个量子位芯片机械地保持在垂直位置。