[发明专利]防止划片造成短路的CMOS图像传感器结构及制作方法

说明书

本发明公开了一种防止划片造成短路的CMOS图像传感器结构及制作方法，通过在感光芯片和逻辑芯片的内部电路区域外侧设置复合隔离结构，包括形成于感光芯片n型衬底中的深P阱贯通注入区及形成于其内部的P+注入区、形成于介质层中的金属互连层、形成于逻辑芯片p型衬底中的P+注入区，实现了逻辑芯片p型衬底和感光芯片n型衬底中深p阱之间的电学连接，并隔绝了处于n型衬底中用于感光的像素单元阵列区域和外围的悬浮n型衬底区；当划片形成的硅残渣烧结物在堆叠芯片的侧壁上形成残留时，其仅连接了悬浮n型衬底区和p型衬底，不会造成电源到地的短路或静态电流的增大。

技术领域

本发明涉及CMOS图像传感器技术领域，更具体地，涉及一种可防止划片时造成短路问题的CMOS图像传感器结构及其制作方法。

背景技术

图像传感器是指将光信号转换为电信号的装置，其中大规模商用的图像传感器芯片包括电荷耦合器件(CCD)和互补金属氧化物半导体(CMOS)图像传感器芯片两大类。CMOS图像传感器和传统的CCD传感器相比具有低功耗，低成本和与CMOS工艺兼容等特点，因此得到越来越广泛的应用。现在CMOS图像传感器不仅用于微型数码相机(DSC)，手机摄像头，摄像机和数码单反(DSLR)等消费电子领域，而且在汽车电子，监控，生物技术和医学等领域也得到了广泛的应用。

由于手机、笔记本电脑等便携式设备的普及，需要的管芯越来越小型化，但功能却越来越复杂和全面。为了满足在一定的芯片面积内实现复杂功能的要求，我们可以采用堆叠式芯片结构，即通过硅片之间的键合、减薄和划片等工艺将不同功能的芯片堆叠在一起，这样就可以在不增加芯片面积的情况下将不同功能的芯片组合在一起。芯片堆叠技术可以同时节约芯片的面积和提高性能，这种将两种或两种以上芯片堆叠在一起的技术也就是3D(Three Dimension)堆叠芯片技术。

以CMOS图像传感器芯片为例，其通常包括用于感光的图像传感器像素单元阵列、信号控制、读出和处理等逻辑电路；如使用3D堆叠芯片技术，我们可以在一块芯片上形成用于感光的像素单元阵列结构，而在另一块芯片上形成信号控制、读出和处理等逻辑电路，然后将这两种不同的芯片通过混合式键合工艺堆叠在一起，形成一块完整的CMOS图像传感器芯片。

在3D堆叠芯片完成制作以后，需要进行减薄和划片的工艺，将硅片上几百颗或者几千颗管芯切割开。如图1所示，为划片过程的示意图，芯片之间的划片槽11区域是用于硅片切割的区域；可使用激光烧蚀划片技术，对管芯阵列进行X方向和Y方向的划片切割，将硅片分割成一个个独立的管芯。由于激光烧蚀划片过程会产生硅残渣烧结物10，这些烧结物会残留在管芯的侧壁区域。如图2所示，为管芯上残留有硅残渣烧结物10’时的断面图，由于在感光芯片侧使用的是n型衬底14，需要在n型衬底上接电源13，以保证PN结反偏；而在逻辑芯片侧使用的是常规的p型衬底16，需要在p型衬底上接地12以保证PN结反偏。而硅残渣烧结物10’如残留在芯片的侧面，由于硅残渣烧结物的导电作用，就会将感光芯片侧使用的n型衬底和逻辑芯片侧的p型衬底短接在一起，形成了电源到地的一个短路路径15，造成了芯片静态电流的上升甚至功能的失效。

因此，在3D堆叠式CMOS图像传感器中，需要设计一种新的结构和形成方法，以防止硅片划片过程中产生的硅残渣烧结物造成的上方的感光芯片和下方的逻辑芯片之间的短路现象。

发明内容

本发明的目的在于克服现有技术存在的上述缺陷，提供一种防止划片造成短路的CMOS图像传感器结构及制作方法。

为实现上述目的，本发明的技术方案如下：

一种防止划片造成短路的CMOS图像传感器结构，包括：上下堆叠在一起的感光芯片和逻辑芯片；

所述感光芯片自上而下包括：n型衬底、第一介质层，所述逻辑芯片自下而上包括：p型衬底、第二介质层；

所述感光芯片设有第一内部电路区域，其包括：