[发明专利]一种自启动电路及启动方法

说明书

本发明实施例提供了一种自启动电路及启动方法自启动电路，该自启动电路包括：启动电路、低压降线性调节器、带隙基准电路和逻辑模块，其中，所述启动电路控制所述低压降线性调节器产生输出电压VDD_L给所述带隙基准电路，所述带隙基准电路根据所述输出电压VDD_L产生所述低压降线性调节器所需的基准电压V_ref，当所述输出电压VDD_L达到所述逻辑模块的翻转阈值时，所述逻辑模块由第一工作状态转为相反的第二工作状态，并控制所述启动电路关闭，使所述低压降线性调节器和带隙基准电路具有稳定的所述输出电压VDD_L和基准电压V_ref。

技术领域

本发明涉及电路装置技术领域，尤其涉及一种自启动电路及启动方法。

背景技术

如图1所示，例如采用0.13μm制程，VDD_H(电源电压)的电压为3.3V，VDD_L(输出电压)的电压为1.5V，LDO(低压降线性调节器)的采用了高压器件设计，bandgap电路(带隙基准电路)采用低压器件设计，那么在这个系统中LDO和bandgap电路就产生了相关依赖的关系，bandgap电路的电源电压依赖于LDO的输出电压，同时LDO又依赖于bandgap电路提供基准电压，这就需要二者之间必须有启动电路才能摆脱零兼并点。

传统的做法如图1所示，系统上电的过程中，logic模块(逻辑模块)的m点一直为低，故VDD_L电压可跟随VDD_H电压上升，直到bandgap电路产生一个稳定的V_ref电压，其通过logic模块使其m点输出悬空，LDO正常工作，这就摆脱了零兼并点，LDO和bandgap电路完成启动。

传统方法的缺点：如图2所示，VDD_L会随着VDD_H快速上升，达到3.3V，然后缓慢降到1.5V，这就使得低压器件在每次上电的时候，都会有一段时间工作在其安全电压范围之外，影响低压器件的寿命，使系统的可靠性减弱。

发明内容

鉴于上述技术问题，本发明实施例提供一种自启动电路及启动方法，解决现有技术中输出电压VDD_L会随电源电压VDD_H上升超过低压器件的安全工作电压范围的问题。

依据本发明实施例的第一个方面，提供了一种自启动电路，包括：启动电路、低压降线性调节器、带隙基准电路和逻辑模块，其中，所述启动电路控制所述低压降线性调节器产生输出电压VDD_L给所述带隙基准电路，所述带隙基准电路根据所述输出电压VDD_L产生所述低压降线性调节器所需的基准电压V_ref，当所述输出电压VDD_L达到所述逻辑模块的翻转阈值时，所述逻辑模块由第一工作状态转为相反的第二工作状态，并控制所述启动电路关闭，使所述低压降线性调节器和带隙基准电路具有稳定的所述输出电压VDD_L和基准电压V_ref。

可选地，所述启动电路产生启动电压和启动电流供所述低压降线性调节器使用，使所述低压降线性调节器产生出一个输出电压VDD_L供所述带隙基准电路使用；当所述输出电压VDD_L达到所述逻辑模块的翻转阈值时，所述输出电压VDD_L通过所述逻辑模块将所述启动电路关闭。

可选地，所述启动电路包括：

第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管和第八MOS管；

其中，所述第一MOS管的源极接电源电压VDD_H，所述第一MOS管的栅极接所述逻辑模块的输出端，所述第一MOS管的漏极分别与所述第二MOS管的栅极和漏极以及所述第三MOS管的栅极连接；

所述第二MOS管的栅极与所述第三MOS管的栅极连接；

所述第三MOS管的漏极和第四MOS管的漏极均与第六MOS管的漏极和栅极以及第七MOS管的栅极连接；

所述第四MOS管的栅极以及所述第五MOS管的栅极和漏极分别与所述带隙基准电路电流输出端连接；