[发明专利]用于套筒天线的异质SiGe基等离子pin二极管串的制备方法在审
申请号: | 201611184338.2 | 申请日: | 2016-12-20 |
公开(公告)号: | CN106783596A | 公开(公告)日: | 2017-05-31 |
发明(设计)人: | 张亮;左瑜 | 申请(专利权)人: | 西安科锐盛创新科技有限公司 |
主分类号: | H01L21/329 | 分类号: | H01L21/329;H01L21/04;H01Q23/00 |
代理公司: | 西安智萃知识产权代理有限公司61221 | 代理人: | 刘长春 |
地址: | 710065 陕西省西安市高新区高新路86号*** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 套筒 天线 sige 等离子 pin 二极管 制备 方法 | ||
1.一种用于套筒天线的异质SiGe基等离子pin二极管串的制备方法,其特征在于,所述等离子pin二极管串用于制作套筒天线,所述套筒天线包括:半导体基片(1)、pin二极管天线臂(2)、第一pin二极管套筒(3)、第二pin二极管套筒(4)、同轴馈线(5)、直流偏置线(9、10、11、12、13、14、15、16、17、18、19);所述制备方法包括步骤:
(a)选取某一晶向的SiGeOI衬底;
(b)在所述SiGe表面形成第一保护层;
(c)利用光刻工艺在所述第一保护层上形成第一隔离区图形;
(d)利用干法刻蚀工艺在所述第一隔离区图形的指定位置处刻蚀所述第一保护层及所述衬底以形成隔离槽,且所述隔离槽的深度大于等于所述衬底的顶层SiGe的厚度;
(e)填充所述隔离槽以形成所述等离子pin二极管的所述隔离区;
(f)刻蚀所述衬底形成P型沟槽和N型沟槽,P型沟槽和N型沟槽的深度小于衬底的顶层SiGe的厚度;
(g)填充P型沟槽和N型沟槽,并采用离子注入在衬底的顶层SiGe内形成P型有源区和N型有源区;
(h)在衬底上形成引线,并完成异质SiGe基等离子pin二极管串的制备。
2.如权利要求1所述的制备方法,其特征在于,所述第一保护层包括第一二氧化硅层和第一氮化硅层;相应地,步骤(b)包括:
(b1)在所述SiGe层表面生成二氧化硅以形成第一二氧化硅层;
(b2)在所述第一二氧化硅层表面生成氮化硅以形成第一氮化硅层。
3.如权利要求1所述的制备方法,其特征在于,步骤(f)包括:
(f1)在所述衬底表面形成第二保护层;
(f2)利用光刻工艺在所述第二保护层上形成第二隔离区图形;
(f3)利用干法刻蚀工艺在所述第二隔离区图形的指定位置处刻蚀所述第二保护层及所述衬底以形成所述P型沟槽和所述N型沟槽。
4.如权利要求3所述的制备方法,其特征在于,所述第二保护层包括第二二氧化硅层和第二氮化硅层;相应地,步骤(f1)包括:
(f11)在所述衬底表面生成二氧化硅以形成第二二氧化硅层;
(f12)在所述第二二氧化硅层表面生成氮化硅以形成第二氮化硅层。
5.如权利要求1所述的制备方法,其特征在于,步骤(g)包括:
(g1)氧化所述P型沟槽和所述N型沟槽以使所述P型沟槽和所述N型沟槽的内壁形成氧化层;
(g2)利用湿法刻蚀工艺刻蚀所述P型沟槽和所述N型沟槽内壁的氧化层以完成所述P型沟槽和所述N型沟槽内壁的平整化;
(g3)填充所述P型沟槽和所述N型沟槽。
6.如权利要求5所述的制备方法,其特征在于,步骤(g3)包括:
(g31)利用多晶硅填充所述P型沟槽和所述N型沟槽;
(g32)平整化处理所述衬底后,在所述衬底上形成多晶硅层;
(g33)光刻所述多晶硅层,并采用带胶离子注入的方法对所述P型沟槽和所述N型沟槽所在位置分别注入P型杂质和N型杂质以形成P型有源区和N型有源区且同时形成P型接触区和N型接触区;
(g34)去除光刻胶;
(g35)利用湿法刻蚀去除所述P型接触区和所述N型接触区以外的所述多晶硅层。
7.如权利要求1所述的制备方法,其特征在于,步骤(h)包括:
(h1)在所述衬底上生成二氧化硅;
(h2)利用退火工艺激活有源区中的杂质;
(h3)在所述P型接触区和所述N型接触区光刻引线孔以形成引线;
(h4)钝化处理、光刻PAD并互连,以完成所述异质SiGe基等离子pin二极管串的制备。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安科锐盛创新科技有限公司,未经西安科锐盛创新科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201611184338.2/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造