[发明专利]基于FPGA的SDRAM控制系统

说明书

本发明涉及基于FPGA的SDRAM控制系统，包括RAM读写控制模块、接口转换模块以及SDRAM控制器IP模块；所述接口转换模块包括一RAM读写控制接口、一选择子模块和至少两个转换子模块，所述SDRAM控制器IP模块包括至少两个控制器IP子模块；所述至少两个控制器IP子模块互不相同，所述至少两个转换子模块分别用于实现RAM接口规范与不同类型的SDRAM控制器IP接口规范的转换，所述至少两个转换子模块与所述至少两个控制器IP子模块一一对应。本发明实现在不同厂商的FPGA中都可以方便快捷地使用SDRAM存储器，扩展了FPGA对SDRAM控制的通用性。

技术领域

本发明涉及FPGA(Field Programmable Gate Array，现场可编程门阵列)技术领域，特别是涉及一种基于FPGA的SDRAM控制系统。

背景技术

SDRAM:Synchronous Dynamic Random Access Memory，即同步动态随机存储器，其将CPU与RAM通过一个相同的时钟锁在一起，使RAM和CPU能够共享一个时钟周期，以相同的速度同步工作，与EDO内存相比速度能提高50％。SDRAM基于双存储体结构，内含两个交错的存储阵列，当CPU从一个存储体或阵列访问数据时，另一个就已为读写数据做好了准备，通过这两个存储阵列的紧密切换，读取效率就能得到成倍的提高。在图像采集、数据分析等领域往往会使用FPGA加SDRAM的方式进行大量数据的缓存和处理。

一般来说，在FPGA内实现对SDRAM的控制有两种方法：一种是利用FPGA资源自己设计，另一种是调用FPGA厂商提供的SDRAM控制器IP(Intellectual Property，知识产权)接口。虽然SDRAM接口有统一的标准，但是每个FPGA厂商的SDRAM控制器IP接口却各不相同。而在FPGA内数据读写控制方式必须和SDRAM控制器IP接口的标准匹配才能完成正确的数据读写。因此，对FPGA和SDRAM的使用者来说，使用不同厂商的FPGA做SDRAM控制设计是一件极其不方便的事情，每换一次FPGA，就要重新设计一次数据读写控制程序，产品的可移植性差，导致浪费大量的时间。

发明内容

基于此，本发明实施例提供了基于FPGA的SDRAM控制系统，能够拓展FPGA对SDRAM进行控制时的通用性。

本发明一方面提供基于FPGA的SDRAM控制系统，包括RAM读写控制模块、接口转换模块以及SDRAM控制器IP模块；

所述接口转换模块包括一RAM读写控制接口、一选择子模块和至少两个转换子模块，所述SDRAM控制器IP模块包括至少两个控制器IP子模块；所述至少两个控制器IP子模块互不相同，所述至少两个转换子模块分别用于实现RAM接口规范与不同类型的SDRAM控制器IP接口规范的转换，所述至少两个转换子模块与所述至少两个控制器IP子模块一一对应；

所述RAM读写控制模块按照RAM接口规范发出控制指令至所述接口转换模块；

所述接口转换模块通过RAM读写控制接口接收所述控制指令，通过选择子模块为接收到的控制指令分配一对应的转换子模块；通过该转换子模块将RAM接口规范的控制指令转换为对应的SDRAM控制器IP接口规范的控制指令，将所述SDRAM控制器IP接口规范的控制指令发送至SDRAM控制器IP模块；

所述SDRAM控制器IP模块中对应的控制器IP子模块根据所述SDRAM控制器IP接口规范的控制指令对SDRAM进行读写操作。

基于上述实施例提供的基于FPGA的SDRAM控制系统，通过一个接口转换模块实现了将不同FPGA厂商的不同SDRAM控制器IP接口转换成一种通用的RAM(Random AccessMemory，随机存取存储器)接口，从而实现在不同厂商的FPGA中都可以方便快捷地使用SDRAM存储器，扩展了FPGA的通用性。

附图说明