[发明专利]一种片上网络的跨时钟域高速数据通信接口电路有效
申请号: | 201611153386.5 | 申请日: | 2016-12-14 |
公开(公告)号: | CN106603442B | 公开(公告)日: | 2019-06-25 |
发明(设计)人: | 李晶皎;王爱侠;李贞妮;钟顺达 | 申请(专利权)人: | 东北大学 |
主分类号: | H04L12/933 | 分类号: | H04L12/933;H04L12/935 |
代理公司: | 沈阳东大知识产权代理有限公司 21109 | 代理人: | 李运萍 |
地址: | 110819 辽宁*** | 国省代码: | 辽宁;21 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 网络 时钟 高速 数据通信 接口 电路 | ||
1.一种片上网络的跨时钟域高速数据通信接口电路,挂载到片上网络的路由节点上,其特征在于,包括以下三个模块:输入多路选择器模块、数据缓冲存储模块和输出多路选择器模块;
所述的输入多路选择器模块的输出端连接到数据缓冲存储模块的输入端,数据缓冲存储模块的输出端连接到输出多路选择器模块的输入端;
所述的数据缓冲存储模块,包括多个基于令牌环的环形异步FIFO,所述的多个基于令牌环的环形异步FIFO的输入端并联连接到输入多路选择器模块的输出端,所述的多个基于令牌环的环形异步FIFO的输出端并联连接到输出多路选择器模块的输入端;
所述的基于令牌环的环形异步FIFO,包括令牌环结构,所述的令牌环结构包括八个锁存器,所述的八个锁存器的连接方式为上一级的锁存器的输出端连接到下一级的锁存器的输入端,最后一级的锁存器的输出端连接到第一级锁存器的输入端;
将令牌作为异步FIFO的读/写指针,通过令牌的移动变换来产生读/写指针的变化,将读/写指针同步到异步时钟域进行比较,并将之作为空/满状态的检测。
2.根据权利要求1所述的一种片上网络的跨时钟域高速数据通信接口电路的通信方法,其特征在于,所述的片上网络的视频采集IP核所产生的输入数据输入到输入多路选择器模块,所述的输入多路选择器模块在使能信号有效的情况下把输入数据依次输出到数据缓冲存储模块,所述的输出多路选择器模块在使能信号有效的情况下将数据缓冲存储模块中的数据依次读出,并将输出数据送入片上网络的视频处理IP核。
3.根据权利要求1所述的一种片上网络的跨时钟域高速数据通信接口电路的通信方法,其特征在于,所述的基于令牌环的环形异步FIFO中的令牌环结构,锁存器的状态为1时定义为令牌,当使能信号有效时,上一级锁存器中的数值将被转移到下一级锁存器中,最后一级锁存器中的数值将被转移到第一级锁存器中,通过令牌的移动和调整来产生基于令牌环的环形异步FIFO的读/写指针,控制基于令牌环的环形异步FIFO的读/写操作。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东北大学,未经东北大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201611153386.5/1.html,转载请声明来源钻瓜专利网。