[发明专利]具有减小环路延时功能的判决反馈均衡器在审
| 申请号： | 201611142397.3 | 申请日： | 2016-12-12 |
| 公开（公告）号： | CN108616468A | 公开（公告）日： | 2018-10-02 |
| 发明（设计）人： | 吕俊盛;邵刚;王晋;唐龙飞;田泽;刘颖 | 申请（专利权）人： | 中国航空工业集团公司西安航空计算技术研究所 |
| 主分类号： | H04L25/03 | 分类号： | H04L25/03 |
| 代理公司： | 中国航空专利中心 11008 | 代理人： | 杜永保 |
| 地址： | 710000 *** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 判决反馈均衡器 加法器 反馈信号 减小 环路延时 两级串联 系数控制电路 加法器结构 加法器配置 延时锁存器 反馈环路 结构基础 时间约束 信号配置 采样器 超高速 传统的 前级 延时 配置 电路 分裂 应用 保证 | ||
【权利要求书】：
1.一种具有减小环路延时功能的判决反馈均衡器，包括第一级加法器A、采样器、锁存器和n个系数加权电路，其特征在于，还包括第二级加法器B，第一级加法器A、第二级加法器B和采样器依次串联连接，将第一bit延时输出信号反馈到第二级加法器B中，将其他bit延时输出信号配置到第一级加法器A中。
2.一种具有减小环路延时功能的判决反馈均衡器，包括第一级加法器、采样器、锁存器和n个系数加权电路，特征在于，还包括N个加法器，第一级加法器、该若干个加法器和采样器依次串联连接，将第一bit延时输出信号配置到最后级加法器中，将第二bit延时输出配置到倒数第二级加法器中，以此类推，将其他bit延时输出信号配置到第一级加法器中，N大于等于2。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国航空工业集团公司西安航空计算技术研究所，未经中国航空工业集团公司西安航空计算技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201611142397.3/1.html，转载请声明来源钻瓜专利网。
