[发明专利]一种低抖动多路中频信号采集时钟电路

说明书

本发明属于弹载导引头计算机AD采集时钟处理领域。本发明针对中频信号采集精度要求高，对时钟抖动十分敏感的问题，提出了一种新型低抖动AD采集时钟电路。该电路通过声表面带通滤波器有效的滤除了时钟源的噪声，通过射频变压器将时钟信号转换为差分信号在板间传输，提高了时钟传输过程中的抗干扰能力，从而有效提高了AD采集信噪比，最后通过差分时钟驱动器将时钟信号扩展为多路同频同向的时钟信号，为AD采集提供精准时钟，提高了多路信号采集一致性。

技术领域

本发明属于弹载导引头计算机AD采集时钟处理领域。

背景技术

随着AD采集技术在数据采集领域的广泛应用,AD采集的性能参数也变得越来越重要，要求AD转换精度高、速度快且稳定性好。导弹对弹载导引头计算机上中频信号采集性能要求更为严格，要求AD采集信噪比高、可采集的最小信号小于-95dBm、多路信号采样幅度及相位的一致性高等。实际AD采集电路中电路噪音、转换器本身的噪音以及时钟抖动等都会影响AD采集的精度，尤其是时钟产生的抖动会使得原本精确的采样时间变的不确定，造成模拟输入信号在幅度上的误采样，使得动态性能严重下降，从而恶化AD采集信噪比。因此在AD采集系统中要提高AD采集精度一方面要减小噪声对信号的影响，另一方面必须尽量减小采样时钟的抖动。

现有的AD采集电路中采样时钟多由板内晶振或FPGA产生，时钟走线较短，受其他信号影响小，产生的抖动也相对较低，因而对AD采集精度的影响相对较小。当采样时钟由外部信号源提供，在板内需要经过较长走线或转接时极易受到其他信号干扰而产生严重抖动，减小时钟的这种抖动变得尤为重要。

发明内容

本发明针对实际应用中，AD采样时钟由外部信号源提供，且需要经过连接器传输给其他模块使用时易受干扰的情况，提出了一种新型低抖动AD采样时钟电路，其原理图如附图1所示。

一种低抖动多路中频信号采集时钟电路，该电路主要包括声表面带通滤波器、射频变压器、高速连接器及差分时钟驱动器四个部分，其中，

声表面带通滤波器位于接口模块中，用于对输入时钟信号进行带通滤波，滤除时钟信号源噪声；

射频变压器位于接口模块中，用于将时钟信号由单端转换为差分信号，提高信号传输过程中的抗干扰能力；

高速连接器用于将时钟信号由接口模块传输给信号处理模块；

差分时钟驱动器位于信号处理模块中，用于将时钟信号扩展为多路同频同向信号，实现多路AD采集的一致性。

该电路保证了采样时钟信号精度高，且信号传输过程中抗干扰能力强、抖动小，从而有效提高了AD采集信噪比，最终可使大信号时AD采集信噪比达到90dB以上。

附图说明

图1为低抖动多路中频信号采集时钟电路原理图。

图2为实施例中声表面带通滤波器仿真曲线。

图3为实施例中射频变压器插损及回损曲线图。

具体实施方式

1、带通滤波

本发明的一个是实施例中，采样时钟由外部信号源输出80MHz通过SMA连接器输入给接口模块，进入接口模块后，为提高输入时钟信号精度，选择性能优良的声表面带通滤波器对输入时钟进行带通滤波，声表面滤波器相比传统的滤波器具有通频带宽、选频特性好、传输损耗小、抗电磁干扰性能好、体积小、重量轻等特点。本发明的一个实施例中，选择的声表面带通滤波器中心频率80MHz,1dB带宽2MHz,通带波动小于0.2dB,插入损耗小于2dB，其仿真曲线如附图2所示，该滤波器在保证时钟信号损耗最小的原则下，可有效滤除时钟源上中心频率以外的杂波，同时满足弹载计算机体积小、重量轻的要求。

2、单端转差分