[发明专利]IO命令处理方法与介质接口控制器

说明书

本申请提供了IO命令处理方法、介质接口控制器。所公开的方法包括：若低优先级命令队列中存在访问第一逻辑单元的第一类型的第一命令，取出并处理第一命令；当处理第一命令的过程中，若高优先级命令队列中存在访问第一逻辑单元的第二类型的第二命令，暂停对第一命令的处理，取出并处理第二命令；响应于第二命令处理完成，恢复对第一命令的处理。所述介质接口控制器耦合到一个或多个NVM芯片，每个NVM芯片包括一个或多个逻辑单元，还耦合到高优先级命令队列和低优先级命令队列，用于执行所述的IO命令处理方法。本申请应用于固态存储设备的读取操作。

技术领域

本申请涉及存储技术领域，尤其涉及介质接口控制器中的IO命令处理。

背景技术

NVM(非易失存储器，Non-Volatile Memory)用于实现存储功能，具有非易失性特点。图1是固态存储设备的框图，固态存储设备102同主机相耦合，用于为主机提供存储能力。主机同固态存储设备102之间可通过多种方式相耦合，耦合方式包括但不限于通过例如SATA(Serial Advanced Technology Attachment，串行高级技术附件)、SCSI(SmallComputer System Interface，小型计算机系统接口)、SAS(Serial Attached SCSI，串行连接SCSI)、IDE(Integrated Drive Electronics，集成驱动器电子)、USB(Universal SerialBus，通用串行总线)、PCIE(Peripheral Component Interconnect Express，PCIe，高速外围组件互联)、NVMe(NVM Express，高速非易失存储)、以太网、光纤通道、无线通信网络等连接主机与固态存储设备102。主机可以是能够通过上述方式同存储设备相通信的信息处理设备，例如，个人计算机、平板电脑、服务器、便携式计算机、网络交换机、路由器、蜂窝电话、个人数字助理等。存储设备102包括接口103、控制部件104、一个或多个NVM芯片105以及DRAM(Dynamic Random Access Memory，动态随机访问存储器)110。

NAND闪存、相变存储器、FeRAM(Ferroelectric RAM，铁电存储器)、MRAM(MagneticRandom Access Memory，磁阻存储器)、RRAM(Resistive RandomAccess Memory，阻变存储器)等是常见的NVM。

接口103可适配于通过例如SATA、IDE、USB、PCIE、NVMe、SAS、以太网、光纤通道等方式与主机交换数据。

控制部件104用于控制在接口103、NVM芯片105以及固件存储器110之间的数据传输，还用于存储管理、主机逻辑地址到闪存物理地址映射、擦除均衡、坏块管理等。控制部件104可通过软件、硬件、固件或其组合的多种方式实现，例如，控制部件104可以是FPGA(Field-programmable gate array，现场可编程门阵列)、ASIC(Application SpecificIntegrated Circuit，应用专用集成电路)或者其组合的形式；控制部件104也可以包括处理器或者控制器，在处理器或控制器中执行软件来操纵控制部件104的硬件来处理IO(Input/Output)命令；控制部件104还可以耦合到DRAM 110，并可访问DRAM 110的数据；在DRAM可存储FTL表和/或缓存的IO命令的数据。

存储器目标(Target)是闪存颗粒105封装内的共享芯片使能(CE，Chip Enable)信号的一个或多个逻辑单元(Logic Unit)，每个逻辑单元具有逻辑单元号(LUN，Logic UnitNumber)。NAND闪存封装内可包括一个或多个管芯(Die)。典型地，逻辑单元对应于单一的管芯。逻辑单元可包括多个平面(Plane)。逻辑单元内的多个平面可以并行存取，而NAND闪存芯片内的多个逻辑单元可以彼此独立地执行命令和报告状态。在