[发明专利]应用于神经网络硬件加速系统的高效数据访存管理装置

权利要求书

1.一种应用于神经网络硬件加速系统的数据访存管理装置，所述数据访存管理装置用于在存储器和计算单元之间传输数据，该装置包括：

参数访存控制电路，从存储器中读取计算单元请求的参数，经过位宽转换后，输出至计算单元，其中，读取的参数的位宽与存储器数据读写位宽一致，位宽转换的目标位宽与计算单元要求一致；

向量访存控制电路，从存储器读取计算单元请求的向量，经过位宽转换后，输出至计算单元，其中，读取的向量的位宽与存储器数据读写位宽一致，位宽转换的目标位宽与计算单元要求一致；

计算结果数据控制电路，从计算单元读取计算结果，经过位宽转换后，输出至存储器，其中，读取的计算结果的位宽与计算单元的要求一致，位宽转换的目标位宽与存储器数据读写位宽一致；

控制电路，控制所述参数访存控制电路、向量访存控制电路、计算结果数据控制电路与所述存储器、所述计算单元之间的交互。

2.根据权利要求1的装置，其中所述参数访存控制电路进一步包括：

一个或多个参数缓存，用于缓存所接收的参数；

一个或多个位宽转换器，用于对所述参数进行位宽转换操作。

3.根据权利要求2的装置，

所述参数访存控制电路中的位宽转换器的数量确定方法如下：m为计算单元的数量、n为每个计算单元一次计算需要的输入数据数量，d为计算的延时，则位宽转换器的数量＝[m×n÷d]，其中“[]”为向上取整运算。

4.根据权利要求1的装置，其中所述向量访存控制电路进一步包括：

一个或多个向量缓存，用于缓存所接收的向量；

一个或多个位宽转换器，用于对所述向量进行位宽转换操作。

5.根据权利要求4的装置，

所述向量访存控制电路中的位宽转换器的数量确定方法如下：m为计算单元的数量、n为每个计算单元一次计算需要的输入数据数量，d为计算的延时，则位宽转换器的数量＝[m×n÷d]，其中“[]”为向上取整运算。

6.根据权利要求1的装置，其中所述计算结果数据控制电路进一步包括：

一个或多个结果数据缓存，用于缓存所接收的结果数据；

一个或多个位宽转换器，用于对所述结果数据进行位宽转换操作。

7.根据权利要求6的装置，

所述计算结果控制电路中位宽转换器的数量确定方法如下：m为计算单元的数量、n为每个计算单元一次计算输出结果数据数量，d为计算的延时，则位宽转换器的数量＝[m×n÷d]，其中“[]”为向上取整运算。

8.根据权利要求1的装置，所述位宽转换使用两个级联的512比特转64比特和64比特转16比特的异步FIFO实现。

9.根据权利要求1的装置，所述参数至少包括所述神经网络的权重数据、偏置数据、对角阵数据。