[发明专利]一种带有时序校准的发射机

说明书

本发明涉及一种带有时序校准的发射机，用于高速串行接口，属于模拟电路设计领域。该发射机从某一中间级合路器中获取该级的输出数据和时钟信号，送入鉴相器；鉴相器对输入的数据和时钟信号进行比较并输出对应的控制电压；该控制电压经过电压/电流变换器转换成控制电流，控制位于时钟链路中的相位插值器；相位插值器根据控制电流调整其输入时钟和输出时钟之间的相位关系，调整相位后的输出时钟用于对前面所述合路器的数据进行采样；由此构成的反馈网络自动调整采样时钟的相位，保证合路器中数据和时钟的时序关系。

技术领域

本发明属于电路设计和数据传输技术领域，特别涉及一种带有时序校准的发射机，尤其适用于高速串行接口。

背景技术

高速串行接口技术在有线数据传输中具有重要的作用。高速串口中的发射机实现将多路并行输入数据复接、形成1路串行输出数据，然后发送到信道的功能。

发射机的典型结构如图1所示，主要包含数据通路和时钟通路两部分。图1以16路并行数据输入、1路串行数据输出为例。在数据通路，16路并行数据依次经过4级合路器，实现16:8，8:4，4:2，2:1的串化过程。D₁₆(16路)经过合路器1输出D₈(8路)；D₈(8路)经过合路器2输出D₄(4路)；D₄(4路)经过合路器3输出D₂(2路)；D₂(2路)经过合路器4输出D₁(1路)。在时钟通路，输入时钟及经过各级分频器得到的分频后的时钟为对应的合路器提供所需的时钟信号。输入时钟CK₁为合路器4提供时钟信号；CK₁经过分频器1实现2分频后得到CK₂，CK₂为合路器3提供时钟信号；CK₂经过分频器2实现2分频后得到CK₃，CK₃为合路器2提供时钟信号；CK₃经过分频器3实现2分频后得到CK₄，CK₄为合路器1提供时钟信号。理想情况下，时钟的采样沿应该位于数据的中心，这样能够保证正确采样。需要注意的是，在此结构中数据链路的前进变化方向和时钟链路的前进变化方向是相反的。

随着发射机传输数据率的提高，其所需的时钟频率也对应提高，合路器和分频器电路自身带来的信号延迟不能忽略。保证某一级合路器中时钟采样沿位于数据信号的中心是能够做到的，但由于数据链路和时钟链路的传输方向相反，保证每一级合路器中时钟采样沿都位于数据信号的中间区域非常困难。在极端情况下可能出现时钟采样沿位于被采样数据信号边沿的情况，这时容易出现采样错误。

一种解决方法如图2所示，在图1的基础上增加了缓冲电路，CK₁经过缓冲器1得到CK_1a，提供给合路器4使用；CK₂经过缓冲器2得到CK_2a，提供给合路器3使用；CK₃经过缓冲器1得到CK_3a，提供给合路器2使用；CK₄经过缓冲器4得到CK_4a，提供给合路器1使用。每个缓冲器各自产生延时，调整每级合路器中时钟和数据的时序关系，保证时钟采样沿位于被采样数据信号的中心。这一方法存在的问题为：需要增加高速缓冲器，从而大大增加了电路的功耗；这一调节方法是开环的方式，其延时会随着电源电压、工作温度、工艺参数的变化而变化，难以保证在所有的情况下都符合要求。

发明内容

为了克服上述现有技术的缺点，本发明的目的在于提供一种带有时序校准的发射机，通过在数据链路和时钟链路中插入反馈环路，自动调整时钟和数据之间的时序关系，从而保证时钟信号能够对数据进行正确的采样。

为了实现上述目的，本发明采用的技术方案是：