[发明专利]一种带AXI接口的通用多路PWM发生器

说明书

技术领域

本发明涉及微电子技术领域及集成电路SoC系统中IP设计领域。主要是设计一种基于AXI片上总线的SoC系统中需要产生多路周期可调、占空比不同且可配置、相位关系不同、相位正负双沿可调节的多路PWM波。

背景技术

随着大规模SoC技术的进步与发展，片上集成PWM IP模块需求变得越来越多，使用简单通用的方法实现片上SoC系统的PWM波的输出可以节省面积、减少运算量、简单易操作。

现有PWM实现技术有的是通过硬件电路，有的是采用FPGA、CPLD进行控制。有的提出SoC系统的PWM IP核设计，但或存在复杂难懂，内部结构多置有FIFO读写模块，或是有的仅仅实现简单一路PWM输出且大多数基于APB接口设计的。AXI(Advanced extensible Interface)是一种总线协议，该协议是ARM公司提出的AMBA(Advanced Microcontroller Bus Architecture)3.0协议中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线。本发明带AXI接口的通用多路PWM发生器，设计带有AXI总线接口，并且不同与其他提出曾介绍的PWM方法设计，不仅仅是已有的简单一路PWM输出的多路重复使用。能够在SoC系统中完成输出多路PWM方波；且多路PWM方波具有周期可调、占空比可控制、正负双沿相对相位关系可调节的特性。

例如在专利《一种语音PWM输出的系统》，授权公告号：CN 102831889 A一文中，提出了一种语音PWM输出系统，内部具有FIFO模块，通过控制FIFO占空比寄存器和周期寄存器产生PWM波，本设计不再采用FIFO模块，只通过正确配置几个寄存器，产生8路周期相同，占空比不同的PWM波。

在论文《基于AMBA总线的脉冲调制控制器IP核的设计与实现》(作者：曹阳、李晓辉)中提出的PWM产生电路，作为一个子模块，独立性差，而且同以上电路都是内设计含有FIFO模块进行控制。而对于产生独立的PWM波的控制电路可以采用简单的如本专利提出的SoC系统通过APB总线配置寄存器就可以产生PWM输出波形。

在论文《SOPC设计中自定义IP的开发》(作者：张春生)，提出了一种FPGA上集成的一种PWM IP核，设计简单，对其内部计数器工作和多路周期相同的PWM的产生的方法没有提出。

综上所述的已有的提出的PWM相关电路，有的是关于硬件电路生成的，占用电路面积，功能复杂，不易集成在大规模的SoC系统中；关于基于各种总线的SoC系统中通用的PWM电路，有的集成在SoC系统中，但设计原理多有内部FIFO模块、功能复杂；或者有的过于简单一提多数是基于APB总线，且没有关于基于AXI片上系统总线的应用于SoC系统中的产生多路具有双沿相位关系可调节的多路PWM波的设计。

发明内容

本发明所要解决的技术问题是提供一种带AXI接口的通用多路PWM发生器，主要是用于基于AXI总线的SoC中，并且用于产生多路周期大小可调，占空比可配置和双沿相位不同的PWM方波。该PWM发生器IP核可输出用户所需要的高低电平脉冲，并且通过用户配置可控制脉冲宽度、脉冲重复次数、周期、延迟以及相位等。

为解决上述技术问题，本发明提供一种带AXI接口的通用多路PWM发生器，其特征是，包括AXI接口、PWM内部寄存器、内部逻辑控制、PWM输出、PWM中断和定时器计数器；

AXI接口经AXI总线与SoC系统相连，接受SoC系统中的微处理器发出的读写时序和配置信息，对PWM内部寄存器进行配置；

PWM内部寄存器包括锁存使能寄存器、中断控制寄存器、定时器控制寄存器、预分频寄存器和PWM控制寄存器等；其中，锁存使能寄存器使能使用新的PWM匹配值，控制匹配寄存器的更新；中断控制寄存器控制PWM内部在发生匹配事件时的中断产生与中断清除；定时器控制寄存器用于控制定时器计数器的计数状态；预分频寄存器制订预分频计数器的最大值；PWM控制寄存器控制每一路PWM的使能与否，并设置每一路PWM的初始值；

内部逻辑控制包括匹配和中断控制模块、匹配检测和匹配选择控制；其中，匹配检测用于控制MR0与内部定时器计数器匹配时使内部定时器计数器复位或暂停；匹配和中断控制模块用于控制当内部定时器计数器的值计数到和PWM匹配寄存器值相同时，产生匹配及中断；匹配选择控制主要是发生匹配时控制输出的PWM波发生反向输出或恢复原初始值输出；

定时器计数器用于控制和反映分频计数器和定时器计数器的计数状态；

PWM输出用于PWM波的输出；