[发明专利]高速时脉比较器与其方法

说明书

本发明公开一种高速时脉比较器与其方法，高速时脉比较器包含有电压/电流转换器、第一自栅极叠接电路、第二自栅极叠接电路以及闩锁电路。电压/电流转换器接收第一电压和第二电压，且依据时脉信号输出第一电流与第二电流。第一自栅极叠接电路接收第一电流，依据时脉信号输出第三电流。第二自栅极叠接电路接收该第二电流，依据时脉信号输出第四电流。闩锁电路接收第三电流与第四电流，建立第三电压与一第四电压来表示第三电流与第四电流之间的解析。第一自栅极叠接电路依据第三电压的电平有条件地关闭，第二自栅极叠接电路依据第四电压的电平有条件地关闭。本发明能快速分析两个信号间的比较结果，之后自动开闭以节省功率，实现高速处理和低功耗。

技术领域

本发明涉及比较器技术领域，尤其涉及一种高速时脉比较器与其方法。

背景技术

本领域技术人员将能够理解本发明所使用的用语以及相关微电子学基本概念，例如P型通道金属氧化物半导体晶体管(p-channel metal-oxide semiconductor，PMOS)、N型通道金属氧化半导体晶体管(n-channel metal-oxide semiconductor，NMOS)和“栅极”、“源极”、“漏极”、“电压”、“电流”、“电路”、“电路节点”、“电源供应”、“接地”、“差动对”、“伪差动对”、“时脉”、“比较器”、“反相器”以及“闩锁”。这些用语的基本概念是现有技术，例如公开于教科书：“类比CMOS集成电路设计”，贝赫·拉扎维，麦格罗-希尔(ISBN0-07-118839-8)，因此将不再详细解释说明。

时脉比较器为一种依据一时脉定义的时序信号来以侦测差动信号的电路。差动信号包含第一端和第二端。时脉比较器依据时序信号接收差动信号以及输出逻辑判断。其中，一个时脉的相位中，差动信号的第一端电平和差动信号的第二端电平比较后，产生一分析比较的结果的逻辑判断。如果第一端电平为高于第二端电平，逻辑判断被设定为“高”；如果第一端电平为低于第二端电平，逻辑判断被设定为“低”。时脉比较的优点，有两个不可忽视因素：速度和功率消耗。时脉比较器的速度方面在于如何快速分析出一个小的差动信号，于此差动信号的第一端电平非常接近第二端电平。时脉比较器的功率消耗方面是指实现该比较函数的所需功耗。实际上，速度和功率消耗之间会有一些权衡折衷的现象。现有技术中，比较一个小的差动信号会比比较一个大的差动信号需要更长的时间分析。因此，需使用前置放大器实现高速处理功效，放大差动信号实现分析比较结果的功能。然而，使用前置放大器将增加整体功率的消耗。

发明内容

本发明的目的的一提供一具有高速处理和低功率消耗的比较器。

本发明的目的的一使一个比较器能够快速分析两个信号之间的比较结果，比较器分析后自动关闭以节省功率。

本发明的一实施例提供了一种高速时脉比较器。高速时脉比较器包含有一电压/电流转换器、一第一自栅极叠接电路、一第二自栅极叠接电路、以及一闩锁电路。电压/电流转换器接收第一电压和第二电压，且依据一时脉信号输出一第一电流与一第二电流。第一自栅极叠接电路接收第一电流，依据时脉信号输出一第三电流。第二自栅极叠接电路接收该第二电流，依据时脉信号输出一第四电流。闩锁电路，接收第三电流与第四电流，建立一第三电压与一第四电压来表示第三电流与第四电流之间的解析。其中第一自栅极叠接电路依据该第三电压的电平有条件地关闭(Shut off)，及该第二自栅极叠接电路依据该第四电压的电平有条件地关闭。

在本发明的一个实施例中，第一自栅极叠接电路包含一个内部反馈路径。

在本发明的另一个实施例中，内部反馈路径包含：一叠接电路元件，其栅极接收一第一内部电压，叠接电路元件让第一电流流过，输出第三电流给闩锁电路，以让闩锁电路建立第三电压；一主动开关被时脉信号控制，用以耦接第三电压至第二内部电压；以及一反相器接收第二内部电压和输出第一内部电压。

在本发明的另一个实施例中，该时脉信号包含一第一相位和一第二相位。