[发明专利]基于FPGA和TL16C554A的多串口扩展方法

说明书

技术领域

本发明涉及一种基于FPGA和TL16C554A的多串口扩展方法。

背景技术

针对多传感器(往往大于4个)数据采集实时性要求较高的系统，由于处理器自带串口数量往往小于4个，为了实现处理器与多个传感器通过串口通信，需要对处理器进行串口扩展。

串口扩展方式一般有两种：第一种是利用软件模拟方法扩展串口，即在PLD等可编程数字逻辑芯片中，利用软件模拟串口收发的功能，实现串口扩展。该方法具有占用微处理器I/O口的资源少、电路设计简单等优点，但是模拟实现串口逻辑较复杂，开发难度大，扩展的串口实时性、可靠性不能够保证。第二种是利用硬件扩展串口，即利用串口扩展芯片实现串口扩展。该方法具有电路设计简单，串口实时性高，可靠性高的优点。但是，利用该方法扩展串口的难点和关键在于串口扩展芯片与处理器之间接口环节的处理，即多串口扩展芯片的片选译码、中断译码和时序译码，以及与处理器通信四个方面的处理。若处理方式不当，就会造成多串口与处理器通信时串口数据丢失等问题。

传统上在利用硬件扩展串口时处理串口扩展芯片与处理器之间接口环节的方式有两种，一种是通过逻辑门电路与扩展芯片相连，另一种是采用CPLD作为扩展芯片和处理器之间的控制信号相连。

第一种处理方式是利用处理器的地址和相关控制信号通过组合逻辑门进行串口扩展芯片简单的片选译码，中断译码。这种方式适合于单个串口扩展芯片扩展串口时采用，往往软件编程比较复杂，不易于扩展多于4个以上的串口。而且，该方法占用处理器的地址空间资源和中断资源比较多，采用简单组合逻辑译码，靠处理器延时不能很好地满足串口扩展芯片驱动的读写时序，容易出现误码。

第二种处理方式往往将处理器的低3位地址直接与扩展芯片相连，低8位数据线直接与扩展芯片相连，利用CPLD连接处理器与串口扩展芯片，实现片选和中断译码。这种方式只考虑片选和中断的逻辑，没有考虑到串口扩展芯片的时序驱动，往往时序上的不满足串口扩展芯片的要求，导致串口收发数据丢失，扩展的串口可靠性也不高。

发明内容

综上所述，针对需要外扩多串口(大于4个)的处理器，在利用串口扩展芯片进行多串口扩展时，提供一种基于FPGA和TL16C554A的多串口扩展方法，该方法满足串口扩展芯片时序要求，扩展串口数量可以灵活改变，并且实时性高，可靠性高。

本发明所采用的技术如下：一种基于FPGA和TL16C554A的多串口扩展方法，采用的硬件包括FPGA、n个TL16C554A芯片、n个串口电平变换芯片，n为大于等于4的整数，FPGA与DSP通过数据总线、地址总线和控制总线相连接，FPGA作为DSP处理器的异步存储器，只需要DSP的三个地址指针用于实现与DSP的通信，这三个地址指针分别用于保存TL16C554A芯片的控制字C54_CTRL_WORD、发送到串口的数据DATA_T0_C54和从TL16C554A芯片收到来自串口的数据DATA_FROM_C54；

其中，FPGA收到DSP发送的控制字C54_CTRL_WORD为两个字节，FPGA根据控制字C54_CTRL_WORD产生满足TL16C554A芯片的读写时序的控制信号CSD～CSA、Addr2～0、RESET、/IOW、/IOR；实现对TL16C554A芯片的初始化，波特率的设定，以及通过TL16C554A芯片从串口读取或通过串口发送数据，最终达到DSP处理器通过外扩串口与外界通信的目的；C54_CTRL_WORD从高位到低位定义如下：第16位ST为FPGA产生TL16C554A芯片驱动总线的状态位，ST置位时启动FPGA对TL16C554A芯片操作的读或写总线，复位时复位FPGA对TL16C554A芯片操作的读或写总线；第15位RW为FPGA产生的TL16C554A芯片驱动总线的读或写状态位，RW置位时总线为读数据时序，复位时总线写数据时序；第14位到第5位为串口片选控制位，DSP通过这10位数据告诉FPGA对哪个串口进行操作，FGPA根据这10位数据进行片选译码，从而对相应串口进行读写；第4位RESET为TL16C554A芯片的复位控制位，置位时对TL16C554A芯片进行复位操作；低3位为地址，该地址为经过片选译码所对应的TL16C554A芯片的3根地址线A2、A1、A0；