[实用新型]一种单通道缓存视频旋转装置

说明书

技术领域

本实用新型属于视频处理领域。

背景技术

常规的视频旋转处理方法是增加片外存储器来构建帧缓存通道，典型的硬件电路是选用两片存储器组成双通道以乒乓方式来实现数据缓冲，如图1所示。这里的输入信号是含有(或蕴含)时序信息的数字视频信号，既可以是逐行也可以是隔行。其原理为：SRAM1被写入视频数据的同时，FPGA根据旋转算法读取SRAM2中的数据用于显示；当一帧视频处理完毕后，转换到SRAM2被写入数据，FPGA又按照旋转算法从SRAM1读取数据，不断交替进行。

虽然常以乒乓方式来实现旋转操作，但对于分辨率不高的应用场合，例如标清格式、PAL制信号，仍然使用两片帧缓存就显得浪费资源，尤其在多路低分辨率视频输入时，就得使用更多的存储器和控制器(FPGA)管脚资源。

发明内容

针对现有技术的不足，本实用新型的目的在于提供一种单通道缓存视频旋转装置，用一片存储器构建单通道帧缓存，通过配置参数就可以实现多种分辨率、多路视频图像的顺时针、逆时针、镜像操作，从而简化了硬件设计，降低了器件成本。

本实用新型的发明目的通过以下的技术方案来实现：

一种单通道缓存视频旋转装置，包含控制芯片和单片存储器，所述控制芯片包含FIFO模块、时钟锁相环模块，所述存储器被划分为多个互不重叠的地址空间，根据时钟锁相环模块的时钟信号和FIFO模块的控制逻辑判断FIFO模块的空、满状态去调度对存储器的读写访问时间，交替读写单片存储器来完成乒乓操作。

优选地，所述控制芯片为FPGA芯片。

优选地，所述存储器为静态随机存储器。

与现有技术相比，本实用新型的有益效果在于提出了一种单通道缓存视频旋转技术并设计出电路装置。它简化了视频旋转处理的硬件设计，降低了PCB复杂度，同时节省了成本，适用范围广，推广性强，具有显著的经济效益。

附图说明

图1为现有的双通道缓存视频旋转装置的结构示意图；

图2为本实用新型单通道缓存视频旋转装置的结构示意图；

图3为本实用新型的内部逻辑设计功能图；

图4为实施例中单通道多路视频旋转原理图。

具体实施方式

下面结合附图对本实用新型做进一步的详细介绍。

如图2所示，本实用新型包含控制芯片和存储器。

在本实施例中，控制芯片选用的是FPGA芯片，对于本领域的技术人员来说也可以在本实用新型的启示下选用其它芯片做为控制芯片。FPGA是一种逻辑资源丰富，并行化工作，可反复编程的器件。因上述特点，它在视频处理领域被广泛使用。由于视频信号具有连续性，某些处理操作需要事先对一帧数据进行缓冲，考虑到一帧图像的数据量巨大，如果使用FPGA片上逻辑来实现帧缓存将消耗大量资源，需要增加片外存储器来构建帧缓存通道。

目前同步存储器主要有静态随机存储器(SRAM)、动态随机存储器(DRAM)，通常可以工作在133MHz频率以上，例如常见的Cypress公司CY7C系列SRAM的速度等级在166～250MHz，容量大的有18Mbit、36Mbit、72MBit等几种，满足多种图像分辨率下多帧缓存的需求，而DDR则可以工作在400MHz以上，容量更大，它们的高速读写能力为视频处理提供了保证。考虑到DRAM在随机读写时效率不高且控制复杂而多用于块读写模式，本实用新型优选SRAM作为帧缓存。

图像旋转是视频处理中的一项基本操作。在某些应用场合需要显示旋转后的图像，例如某些航空显示器在安装时，受限于飞机内部空间，有时需要将显示器垂直安装在飞机座舱内，这就需要在显示前将视频图像进行旋转。

如图3所示，本实用新型利用FPGA的逻辑资源构建FIFO作为内部数据缓冲，并将单片SRAM划分为多个互不重叠的地址空间，每片空间暂称为“帧段”，每个帧段可以容纳一帧视频，通过控制逻辑判断输入输出FIFO的空、已用数目(usedw)、满状态去调度对SRAM的读写访问时间，交替读写SRAM来完成乒乓操作。

SRAM的读写时钟(CLK_RAM)信号是输入视频的像素时钟经FPGA内部时钟锁相环倍频后得到的，倍频时钟应满足SRAM数据流量大于视频流吞吐率。而输出像素时钟可以是输入像素时钟，也可以是本地异步同频时钟，这样就将本发明的应用范围扩展到多路同步旋转输出(如图4所示)。