[发明专利]一种低功耗精确的休眠定时器电路及方法

说明书

本发明涉及一种低功耗精确的休眠定时器电路，包括高频时钟源、低频时钟源、时钟状态指示电路、控制电路、定时器、高频定时余量计算器、低频定时余量计算器、比较器、定时结果判决器。其方法为通过两个定时器的自动切换完成休眠定时。本发明电路采用高频定时器、低频定时器、时钟状态指示电路、控制电路、高频定时余量计算器、低频定时余量计算器等电路结构，采用硬件控制高频定时器、低频定时器的方法，解决了传统需要靠处理器进行切换的缺点，减少了处理器资源开销，提高了定时精度，降低了系统功耗。

技术领域

本发明涉及一种低功耗精确的休眠定时器电路及方法，具体说是一种面向片上系统级芯片的，可以有效减小功率消耗、提供精确定时的休眠定时器电路及方法。

背景技术

定时问题是嵌入式系统中的一项十分常见的问题。不同的嵌入式处理器包含不同的定时单元、不用的系统应用需要不同的定时应用。常见的定时器类型包括一般的定时器、输入脉冲长度定时器、输出脉冲定时器、多输入/输出定时器、与功能模块结合的定时器等。针对应用的定时器类型则更加多种多样，如发送定时器、接收定时器、休眠定时器、实时时钟定时器等。

休眠定时器是定时器中的一种类型。理想的休眠定时器工作原理一般是在系统休眠前设置一个定时时间，在休眠时被启动，之后系统进行休眠状态；当休眠定时器运行到预设的定时时间后，产生唤醒信号，系统在此信号下被唤醒，之后开始工作。理想的休眠定时器实际上是不可行的，高精度的定时需要高频率时钟信号，过高的频率消耗较大的功耗。如果使用较低定时频率，则定时的精度无法达到要求。目前这个问题的解决需要处理器辅助定时器解决，在休眠后，由低频率的定时器工作，解决功耗较大的问题；在唤醒后，由高频率的定时器工作，补足低频率定时器计数的余量。这种方式在一定程度上解决了功耗与精度的问题，但仍不理想，原因有以下几个方面：处理器的参与仍会产生不必要的功耗；处理器唤醒的非确定性导致休眠定时的不精确性。

发明内容

针对上述技术不足，本发明的目的提供一种面向工业过程自动化的工业无线网络标准技术协议实现，用于片上系统级芯片的低功耗、精确的休眠定时器电路及方法。该电路对传统电路包含两项改进：第一是增加了余量计算、定时结果判决等电路，将处理器实现的运算变为硬件计算，降低了功耗；第二是改善处理器唤醒时间的不确定性，可以有效提高休眠定时的精度。

本发明解决其技术问题采用以下技术方案：一种低功耗精确的休眠定时器电路，包括高频时钟源、低频时钟源、时钟状态指示电路、控制电路、定时器、高频定时余量计算器、低频定时余量计算器、比较器、定时结果判决器；

所述高频时钟源输出高频时钟至第一定时器的时钟端和时钟状态指示电路的待测时钟端,第一定时器输出端与第一比较器第二输入端连接；低频时钟源输出低频时钟至第二定时器的时钟端和时钟时钟状态指示电路的参考时钟端；

所述时钟状态指示电路的输出时钟状态信号至控制电路，第一输入端接入高频时钟、第二输入端接入低频时钟；

所述控制电路的第一输入端接入定时开始信号、第二输入端接入时钟状态信号，四个输出端分别与高频定时余量计算器、低频定时余量计算器、第一定时器、第二定时器的使能端连接；

所述高频定时余量计算器的第一输入端、低频定时余量计算器的输入端均接入延时定时值；第二定时器输出端与高频定时余量计算器第二输入端、第二比较器第二输入端、第三比较器的第二输入端连接；高频定时余量计算器输出端与第一比较器第一输入端连接；低频定时余量计算器的两个输出端分别与第二比较器第一输入端、第三比较器的第一输入端连接；

第一比较器、第二比较器、第三比较器的输出端分别与定时结果判决器的三个输入端连接,定时结果判决器输出定时结束信号和错误指示信号；第二比较器的输出端还与高频时钟源的输入端连接。