[发明专利]一种嵌入式处理器片内振荡器的高精度校准方法

说明书

技术领域：

本发明涉及嵌入式处理器片内振荡器的高精度校准方法，尤其是满足该方法的软硬件流程以及硬件实现架构。

背景技术

嵌入式处理器芯片，时钟源一般分为三类：芯片外接时钟、芯片外接晶振、片内振荡器。使用片内振荡器的嵌入式处理器，由于制造工艺的偏差，不同芯片内的振荡器所产生的时钟频率差异较大。为了能够使芯片的时钟频率更为准确，在设计片内振荡器时，一般都会添加控制字(Code)来控制振荡器内部的电流或者电压，或者调节电阻/电容大小，来对时钟频率进行调整，控制字和时钟频率之间的关系为单调(增/减)关系，通过对控制字的控制来调整振荡器的输出频率。现有技术中，对于时钟的校准精度较低，校准复杂度高，所需资源多。

发明内容

本发明要解决的技术问题是：本发明提供了一种嵌入式处理器片内振荡器的高精度校准方法，该方法是使用一个精准的参考时钟源(Ext_ref_clock或In_ref_clock)，利用处理器，配合较少的硬件资源，快速的完成对一个或多个时钟振荡器输出时钟(Calib*_clock)的精确校准，还可以利用同一套电路，使用校准好的时钟再对芯片内部其他的时钟(Calib*_clock)进行校准。

本发明要解决的技术问题是：本发明提供一整套软件、硬件交互流程的解决方案。该解决方案中，整个流程受软件控制，每次校准由软件调度硬件电路开始工作，硬件电路完成特定工作之后，通过中断反馈给软件，之后软件再根据目前得到的结果决定是否启动下一次校准，最终完成时钟的校准。

在该校准流程中，使用二分法及递归求最小排序法，进行快速迭代。最多仅需N次迭代，即可完成时钟的校准，同时找到最精确的时钟所对应的控制字。N为时钟振荡器的控制字的BIT数。

本发明提供了硬件设计的电路框图及对应的时序说明，硬件电路主体为两个定时器(Timer1和Timer2)，通过两个定时器之间的特定时序关系，握手完成定时，然后上报中断，完成单次定时。

本发明提供的解决方案，为保证校准后的时钟振荡器的精度，需要提供一个高精度的参考时钟源，在此条件下，本发明可以把时钟校准精度提高至几个PPM甚至更低。

若芯片内部有多个需要校准的时钟，可以利用同一套硬件电路，通过参考时钟直接对芯片内部所有待校准的时钟振荡器进行校准。

若芯片内部有多个需要校准的时钟，也可以通过参考时钟先对高频率的内部时钟振荡器进行校准，然后再利用这个已经校准完的高频率时钟振荡器，利用同一套电路，再对芯片内部其他低频率的时钟进行校准。这种方式相对于上文提到的直接利用参考时钟对片内所有时钟校准的方法，在参考时钟频率较低时，可以大幅度降低校准成本、提高精度。

本发明的有益效果是：该方法利用一个精准的参考时钟源，通过软/硬件配合完成对片内一个或者多个振荡器的校准，同时还可以利用已经完成校准的振荡器输出的时钟对芯片内部其他振荡器进行校准。本发明旨在使用嵌入式芯片内部的处理器，配合较少的硬件资源，完成振荡器的高精度校准，在大幅降低了校准复杂度的同时，提高了校准的精度。

附图说明

图1时钟校准实现框图；

图2利用参考时钟对内部待校准时钟Calib_clock校准软件流程图；

图3校准硬件电路实现时序图；

图4利用内部已校准时钟Calib_clock对其它待校准时钟CalibN_clock校准软件流程图；

具体实施方式：

为了使本发明所要解决的技术问题、技术方案及有益效果更佳清楚、明白，以下结合附图和实施例，对本发明进行进一步的详细说明，应当理解，此处所描述的具体实施例仅用于解释本发明，并不用于限定本发明。

本发明的整体思路为：通过软件对整体流程的控制，调度硬件电路完成参考时钟和待校准时钟的定时控制，完成定时之后，软件根据回读的定时结果确定时钟频率需要增加还是减少，然后利用二分法配置时钟控制字，同时使用递归求最小排序法保存最接近的控制字及其对应的差值，重复上述操作，直至找到最接近理论值的控制字，完成校准。在完成一个时钟校准之后，可以使用同一套硬件电路，使用参考时钟对片内其他待校准时钟进行校准；或者，也可以利用同一套硬件电路，使用刚才已经完成校准的时钟，再对芯片内其他待校准时钟进行校准。若使用已校准时钟对其他时钟进行校准，则建议先校准高频时钟，再使用高频时钟校准其他低频时钟，但该建议并不限制于本发明。