[发明专利]一种基于时域比较器的宽输入摆幅FlashADC电路

说明书

技术领域

本发明涉及一种Flash ADC(闪速型模拟数字转换器)电路，尤其涉及一种基于时域比较器的宽摆幅Flash ADC电路，属于电子信息技术领域。具体是将传统Flash ADC中的电压比较器电路用新型的时域比较器电路代替，降低整个Flash ADC电路所消耗的功耗；同时采用N型和P型两种时域比较器，并为传统的时域比较器增加单位增益电平调整电路，这些技术保证较大的输入摆幅。 

背景技术

以现代计算机为核心的数字电子系统具有高速高效巨量的信息处理能力，其逐渐取代早期的模拟电子系统成为当代信息领域的核心。外部的模拟信号只有先转换为可量化和运算的数字信号才能被数字电子系统接收和处理。因此，将模拟信号转换为数字信号的模块，即ADC(模拟数字转换器)电路，必不可少。一般来说，ADC有四个主要的性能指标：速度、精度、功耗和面积。作为连接模拟系统和数字系统的关键接口部件，各种具有独特性能的ADC已经被广泛应用于各种系统中以满足不同的要求，比如速度精度和功耗都比较折中的流水线ADC电路较多地被应用于音频视频处理领域；高速的Flash ADC主要被应用于超高速通信系统领域；具有低功耗特性的逐次逼近型ADC电路主要被应用于便携设备领域；高精度的∑-Δ型ADC电路主要被应用于精密仪器领域等。 

具体地，超宽带通信、无线射频信号接收器、个人无线局域网等领域要求所采用的ADC电路具有高速(500MHz以上的转换速率)、中低精度(5-6位)、低成本、低功耗的特点。但是，传统的ADC电路均难以同时满足上述要求。比如传统Flash ADC电路具有较高的数据转换速率，但要消耗较大的功耗；流水线型ADC电路难以达到速度和功耗的兼容；逐次比较型ADC和∑-Δ型ADC电路具有低功耗的特点，但二者的转换速率均难以超过100MHz；延迟链型ADC兼备高转换速率和低功耗的特点，但是其受工艺影响较大，有效精度难以达到5位。随着集成电路工艺技术的不断发展，低电源电压型的Flash ADC可以在一定程度上降低功耗，并被大量应用于上述领域。即便如此，传统Flash ADC的功耗依然较高，已经成为制约整个系统性能提升的关键。 

目前的一些研究针对上述问题提出了相应的解决方案，如Draxelmayr D.采用一种全并行的逐次逼近型ADC，以提高传统电路的转换速率，但并行结构使得电路的功耗成倍增加(参考文献：Draxelmayr D.，“A6b600MHz10mW ADC array in digital90nm CMOS,”Intemational  Solid-State Circuits Conference，2004，pp.264-527)。Chi-Hang Chan和Yan Zhu等人发明了一种电容折叠型Flash ADC，在保证高转换速率的基础上降低了ADC的功耗，但无源电容增加了面积成本，高速高增益的运放也增加了设计难度(参考文献：Chi-Hang Chan and Yan Zhu“A5-Bit1.25-GS／s4x-Capacitive-Folding Flash ADC in65-nm CMOS,”IEEE J.of Solid-State Circuits，2013，vol.48，no.9，pp.2154-2169)。Young-Jae Min等人发明了一种基于时域比较器的Flash ADC，以较小的成本实现了高速低功耗的ADC，但小输入摆幅限制了ADC的应用场合(参考文献：Young-Jae Min and Ammar Abdullah，“A5-bit500-MS／s Time-Domain Flash ADC in0.18-μm CMOS,”Intemational Symposium on Integrated Circuits，2011，pp.336-339)。 

发明内容

针对现有的ADC电路“难以同时满足高速、中低精度、低功耗和小成本”的问题，本发明提出了一种新的Flash ADC电路，并基于1.8V电源电压0.18-μm CMOS工艺实现了输入摆幅为0.4V-1.4V、转换速率为500MHz的5位FlashADC电路。本发明采用时域比较器电路取代传统的电压比较器电路，实现了低功耗设计。本发明同时采用N型和P型两种不同的时域比较器电路，并为传统时域比较器电路增加单位增益电平调整电路，这些技术将Flash ADC的输入范围拓展到了0.4V-1.4V，基本上可以满足所有的应用场合。