[实用新型]USB3.0FPGA开发板有效
申请号: | 201320796747.3 | 申请日: | 2013-12-04 |
公开(公告)号: | CN203658909U | 公开(公告)日: | 2014-06-18 |
发明(设计)人: | 高韦;王亚君 | 申请(专利权)人: | 安徽虹庄微电子有限公司 |
主分类号: | G06F1/16 | 分类号: | G06F1/16 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 230000 安徽省合肥市高新区望江西路800号*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | usb3 fpga 开发 | ||
技术领域
本实用新型涉及一种USB3.0FPGA开发板,适合作为USB3.0设备接口应用的开发和原型设计的硬件和软件平台。
背景技术
USB协议自从1996年推出以后,先后经历了低速USB1.0、全速USB1.1、高速USB2.0和超高速USB3.0四个阶段,其数据传输速率也相应大幅提高,由最初USB1.0的1.5Mbps提升到USB1.1的12Mbps,然后又大幅提高至USB2.0的480Mbps,再到目前USB3.0的5.0Gbps的超高数据传输速率。USB的高数据传输速率、向后兼容、使用方便等特点使得它在计算机外设、消费电子、通讯和汽车等领域都有着非常广泛的应用。
2000年4月发布的USB2.0协议,大大拓宽了USB技术的应用范围,并逐步成为了计算机的主流接口。但随着个人电脑的日益强大、人们对大容量数据传输的需求日益迫切,USB2.0的速度早已无法满足实际应用的需要,USB3.0便应运而生。2008年11月,新一代超高速USB3.0协议正式发布,其理论数据传输速率为现行USB2.0的10倍,满足了当今人们对大容量数据传输的急切需求。不仅如此,USB3.0还依然保持着USB技术的即插即用、支持热插拔和向后兼容等良好特性,这对实现USB2.0向USB3.0的平滑过渡起到了积极的作用。除了极大地提高了带宽(USB3.0为全双工,USB2.0为半双工)及继续保持与USB2.0的兼容性外,USB3.0还具有更好的电源管理(支持空闲、休眠和挂起等状态)、供电电流由USB2.0的500mA提高至900mA、主机识别设备的速度更快、数据处理效率更高等新特性。
正像从USB1.1向USB2.0转变的潮流无法阻挡一样,USB3.0必将逐步取代USB2.0成为最为通用的USB接口。USB3.0接口芯片主要有两类:一类是带有USB3.0接口的单片机,比如USB3.0存储控制器、USB3.0闪存控制器等;另一类是纯粹的USB3.0接口芯片,这是一类通用的USB3.0控制器芯片,需要使用外部的微控制器、DSP或其他的处理器对接口芯片进行控制,可以应用于各种需要USB3.0接口的设备中,比如键盘、鼠标等,而不仅仅是U盘等存储设备。
因此,需要有一个具有低功耗、高容量、功能丰富的硬件和软件平台,用于USB3.0设备接口应用的开发和原型设计。
发明内容
本实用新型要解决的技术问题是提供一种USB3.0FPGA开发板。
为了解决上述技术问题,本实用新型采用的技术方案是:USB3.0FPGA开发板,包括FPGA、USB3.0PHY、DDR2SDRAM、48MHz有源晶振、JTAG、EEPROM、USB3.0标准B型口、复位电路、电源、40MHz有源晶振;
USB3.0PHY通过PIPE信号和FPGA上的bank4和bank5连接;
USB3.0PHY通过ULPI信号和FPGA上的bank4连接;
USB3.0PHY与USB3.0标准B型口连接;
USB3.0PHY与40MHz有源晶振连接;
FPGA通过FPGA上的bank2和bank3与DDR2SDRAM连接;
FPGA与48MHz有源晶振连接;
FPGA与JTAG连接;
FPGA通过FPGA上的bank1和bank6与EEPROM连接;
FPGA与电源连接;
FPGA与复位电路连接;
FPGA上的bank7和bank8为用户IO口。
作为优选,PIPE信号为16bit*250MHz;ULPI信号为8bit*60MHz。
作为优选,FPGA上的bank4和bank5与USB3.0PHY间电平为1.8V CMOS。
作为优选,FPGA上的bank2和bank3与DDR2SDRAM间电平为1.8V SSTL。
作为优选,FPGA上的bank1和bank6与EEPROM间电平为3.3V CMOS。
作为优选,bank7和bank8的电平为1.8V CMOS、2.5V CMOS或3.3V CMOS。
作为优选,USB3.0FPGA开发板还包括SDR SDRAM;FPGA上的bank4和bank5与SDR SDRAM连接,FPGA上的bank4和bank5与SDR SDRAM间电平为1.8V CMOS。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于安徽虹庄微电子有限公司,未经安徽虹庄微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201320796747.3/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种单点针阀式注塑热咀
- 下一篇:日光温室自动控制系统