[发明专利]通过循环结束分支来抑制分支历史寄存器的更新

说明书

分案申请的相关信息

本案是分案申请。该分案的母案是申请日为2006年2月24日、申请号为200680012619.8、发明名称为“通过循环结束分支来抑制分支历史寄存器的更新”的发明专利申请案。

技术领域

本发明大体上涉及处理器领域，且更确切地说涉及一种通过用循环结束分支指令抑制对分支历史寄存器的更新而改进分支预测的方法。

背景技术

微处理器在广泛的应用中执行计算任务。几乎始终需要改进的处理器性能以允许通过软件变化来实现较快的操作和/或增加的功能性。在许多嵌入式应用(例如，便携式电子装置)中，节省功率也是处理器设计和实施的一个目标。

许多现代处理器使用管线结构，其中连续的指令(各具有多个执行步骤)在执行时重叠。为了实现改进的性能，指令应当连续流动穿过管线。任何导致指令在管线中停滞的情形均可对性能造成不利影响。如果从管线中冲洗(flush)指令并随后重新取得指令，那么性能和功率消耗均会受到损害。

大多数程序包含条件分支指令，直到在管线深处评估指令时才会知道其实际分支行为。为了避免因等待对分支指令的实际评估而产生的停滞，现代处理器可采用某种形式的分支预测，借此在管线中早期预测条件分支指令的分支行为。基于预测出的分支评估，处理器以推测方式从预测出的地址取得(预取)并执行指令，所述预测出的地址是分支目标地址(如果预测会采用分支)或分支指令之后的下一顺序地址(如果预测不会采用分支)。当确定了实际分支行为时，如果分支被错误预测，那么必须从管线中冲洗以推测方式取得的指令，并从下一正确地址取得新的指令。响应于错误的分支预测而预取指令可对处理器性能和功率消耗造成不利影响。因此，改进分支预测的准确性是一个重要的设计目标。

已知的分支预测技术包含静态和动态两种预测。可通过编程器和/或编译器来静态地预测一些分支指令的可能行为。分支预测的一个实例是错误检验例行程序。代码通常会正确执行，且错误是罕见的。因此，实施“遇错误分支(branch on error)”的分支指令将在非常高的百分比的时间中评估“不采用”。此种指令可在操作码中包含静态分支预测位，所述预测位是由编程器或编译器在知道分支条件的最可能结果的情况下设定的。

动态预测一般基于正被预测的分支指令和/或同一代码中的其它分支指令的分支评估历史(且在一些情况下是分支预测准确性历史)。对实际代码的广泛分析指示，最近过去的分支评估模式可能是对未来分支指令的评估的良好指示。

图1中描绘的一种已知形式的动态分支预测利用分支历史寄存器(BHR)100来存储过去n个分支评估。在简单的实施方案中，BHR30包括移位寄存器。将最近的分支评估结果移入(例如，1指示采用分支且0指示不采用分支)，而寄存器中的最早过去的评估被取代。处理器可针对每个分支指令维持局部BHR100。或者(或另外)，BHR100可含有对所有条件分支指令的最近过去的评估，其有时在此项技术中称为全局BHR或GHR。如本文所使用，BHR指代局部和全局分支历史寄存器两者。

如图1中所描绘，BHR100可将分支预测器表(BPT)102编索引，所述BPT102同样可以是局部的或全局的。BHR100可直接将BPT102编索引，或者可在BPT索引逻辑104中与例如分支指令的程序计数器(PC)的其它信息组合。另外可利用对BPT索引逻辑104的其它输入。BPT索引逻辑104可将输入链接在一起(此项技术中通常称为gselect)，对输入进行异或运算(gshare)，执行散列函数，或以多种方式组合或转换输入。

在一个实例中，BPT102可包括多个饱和计数器，其MSB充当双模态分支预测器。举例来说，每个表条目可包括2位计数器，所述计数器采用四种状态中的一种，所述四种状态中的每一者被指派有加权预测值，例如：

11-强力预测采用

10-弱预测采用

01-弱预测不采用

00-强力预测不采用