[发明专利]一种高速的环形压控振荡器

说明书

技术领域

本发明属于半导体集成电路设计领域，主要涉及到一种高速的、高调谐线性度的环形压控振荡器。

背景技术

    压控振荡器(Voltage-Controlled-Oscillator，VCO)是频率随电压变化的信号源，广泛应用于锁相环、时钟恢复和频率综合电路中，是这些电路的关键部件。在集成电路中，压控振荡器可以分为环形振荡器和电感电容振荡器两大类。电感电容振荡器的噪声性能较好，但需要额外的工艺集成电感，而且占用面积较大。环形振荡器可以采用标准CMOS工艺实现，相对面积较小，同时具有较宽的调谐范围，适合片上系统采用。

环形振荡器可分为单端结构和差分结构两类。单端结构的环形振荡器结构简单，所占芯片面积小，可以实现全摆幅输出，但是对共模噪声及电源电压的噪声抑制能力差，相位噪声差。差分结构的环形振荡器对共模噪声的抑制能力优于单端结构，而且电路结构灵活，环形振荡器普遍采用差分结构实现。图1为传统的延迟单元结构。

环形振荡器的频率主要由环路级数与延迟单元的延迟时间决定，为了提高环形振荡器的振荡频率，目前提出的有针对改进环路结构的前馈技术、矢量叠加法等。由振荡理论可知，将带宽拓展技术应用于延迟单元电路，拓展延迟单元的带宽也会有效提高振荡频率。

发明内容

发明目的：针对现有环形压控振荡器的问题和不足，本发明的目的是提供一种高速、高调谐线性度的环形压控振荡器。

技术方案：为了实现上述发明目的，本发明的高速的环形压控振荡器由四级延迟单元串联组成，其中每一级延迟单元的负输出端Vout-接下一级延迟单元的正输入端Vin+，每一级延迟单元的正输出端Vout+接下一级延迟单元的负输入端Vin-；最后一级延迟单元的负输出端Vout-接至第一级延迟单元的负输入端Vin-，最后一级延迟单元的正输出端Vout+ 接至第一级延迟单元的正输入端Vin+。

所述的延迟单元包括第一对NMOS管M1a，M1b、第一对PMOS管M2a，M2b、第二对NMOS管M3a，M3b、第二对PMOS管M4a，M4b、第三对PMOS管M5a，M5b，尾电流管M6，其中：

第一对NMOS管M1a，M1b为差分输入对管，其栅极分别接正输入端Vin+和负输入端Vin-，漏极分别接负输出端Vout-和正输出端Vout+，源极接尾电流管M6的漏极；

第一对PMOS管M2a，M2b与第二对NMOS管M3a，M3b为有源电感结构，第一对PMOS管M2a，M2b的栅极接偏置电压Vbias1，源极接电源vdd，漏极分别接第二对NMOS管M3a，M3b的栅极；

第二对NMOS管M3a，M3b的源极分别接负输出端Vout-和正输出端Vout+，漏极接电源vdd；

第二对PMOS管M4a，M4b的栅极接地gnd，源极接电源vdd，漏极分别接负输出端Vout-和正输出端Vout+；

第三对PMOS管M5a，M5b作压控电阻用，其栅极接控制电压Vc，源极接电源vdd，漏极接负输出端Vout-和正输出端Vout+；

尾电流管M6栅极接偏置电压Vbias2，漏极接第一对NMOS管的源极，尾电流管M6源极接地。

有益效果：本发明在延迟单元结构中引入有源电感结构，拓展了延迟单元的带宽，环形振荡器的频率有效提高。采用由栅极电压控制工作在线性区的MOS管的阻值的方式调节频率，与控制尾电流的调节方式相比，输出摆幅在整个调谐范围内稳定。

附图说明

图1是传统的延迟单元结构；

图2是本发明差分结构延迟单元电路图；

图3是本发明环形振荡器电路图；

图4是本发明环形压控振荡器的压控曲线示意图；

图5是本发明环形压控振荡器在Vc=600mV时的相位噪声曲线。

具体实施方式

为了进一步说明本发明的优势，以下将结合附图详细说明本发明的具体实施方式和电路结构。

本发明的高速的环形压控振荡器由四级延迟单元串联组成，其中每一级延迟单元的负输出端Vout-接下一级延迟单元的正输入端Vin+，每一级延迟单元的正输出端Vout+接下一级延迟单元的负输入端Vin-；最后一级延迟单元的负输出端Vout-接至第一级延迟单元的负输入端Vin-，最后一级延迟单元的正输出端Vout+ 接至第一级延迟单元的正输入端Vin+。