[发明专利]双调显影用光掩模

说明书

技术领域

本发明涉及一种光掩模，且特别是涉及一种双调显影用光掩模。

背景技术

光刻制作工艺在半导体集成电路制作工艺中为最关键的步骤之一，光刻制作工艺包括涂布光致抗蚀剂、曝光与显影等步骤。光刻制作工艺是先在工作表面上旋涂一层光致抗蚀剂层。在曝光制作工艺中，由于光致抗蚀剂层具有感光性，因此可通过光掩模（光罩）的辐射光将光致抗蚀剂层图案化。在显影制作工艺中，可将晶片放置在称为显影剂的化学洗涤液中，使显影剂溶解光致抗蚀剂中非聚合的部分，而得到图案化光致抗蚀剂层。在晶片的工作表面上的图案化光致抗蚀剂层可作为集成电路的后续制作工艺步骤中所使用的图案或模版。

其中，光掩模一般是由透光图案与不透光图案所组成。光掩模是设计用以避免辐射光穿透光致抗蚀剂层的特定部位，而使得经辐射光照射的光致抗蚀剂在其特定范围内进行聚合或非聚合作用。

图1所绘示为现有的单调显影的示意图。

请参照图1，在使用光掩模10对光致抗蚀剂20进行光刻制作工艺时，会先利用光掩模10对光致抗蚀剂20进行曝光，再对经曝光后的光致抗蚀剂20进行正调显影(positive tone development)，以移除对应于最强光场处的光致抗蚀剂20。此时，光掩模10中的开口12的间距(pitch)Pa约等于光致抗蚀剂20中的开口22的间距Pb。

图2所绘示为现有的双调显影的示意图。

请参照图2，在使用光掩模30对光致抗蚀剂40进行光刻制作工艺时，会先利用光掩模30对光致抗蚀剂40进行曝光，再对经曝光后的光致抗蚀剂40进行正调显影与负调显影(negative tone development)的双调显影，以移除对应于最强光场与最弱光场处的光致抗蚀剂40。此时，光掩模30中的开口32的间距Pc约为光致抗蚀剂40中的开口42的间距Pd的两倍。

发明内容

本发明的目的在于提供一种双调显影用光掩模，可大幅地降低半导体元件的制造成本。

为达上述目的，本发明提出一种双调显影用光掩模，包括开口图案区以及不完全透光(partial transparent)图案。开口图案区包括多个透光(transparent)图案与多个不透光(opaque)图案，且由透光图案与不透光图案于双调显影用光致抗蚀剂中定义出多个开口图案。不完全透光图案围绕开口图案区。

依照本发明的一实施例所述，在上述的双调显影用光掩模中，透光图案例如是以二维阵列的方式排列，且不透光图案例如是以网状排列并且包围各透光图案。

依照本发明的一实施例所述，在上述的双调显影用光掩模中，不透光图案例如是以二维阵列的方式排列，且透光图案例如是以网状排列并且包围各不透光图案。

依照本发明的一实施例所述，在上述的双调显影用光掩模中，还包括护环(guard ring)图案，至少围绕部分的不完全透光图案。

依照本发明的一实施例所述，在上述的双调显影用光掩模中，护环图案例如是透光或不透光。

依照本发明的一实施例所述，在上述的双调显影用光掩模中，双调显影用光致抗蚀剂的开口图案的间距例如是双调显影用光掩模的透光图案的间距的50%至75%。

依照本发明的一实施例所述，在上述的双调显影用光掩模中，双调显影用光致抗蚀剂的开口图案的间距例如是双调显影用光掩模的不透光图案的间距的50%至75%。

依照本发明的一实施例所述，在上述的双调显影用光掩模中，透光图案与不透光图案例如是以一维阵列的方式交错排列并且连续无间隔。

依照本发明的一实施例所述，在上述的双调显影用光掩模中，各透光图案的宽度与各不透光图案的宽度的比例如是1：1至7：1。

依照本发明的一实施例所述，在上述的双调显影用光掩模中，各透光图案的宽度与各不透光图案的宽度的比例如是1：1至1：7。

依照本发明的一实施例所述，在上述的双调显影用光掩模中，双调显影用光致抗蚀剂的开口图案的间距例如是双调显影用光掩模的不透光图案的间距的50%至75%。

依照本发明的一实施例所述，在上述的双调显影用光掩模中，双调显影用光致抗蚀剂的开口图案的间距例如是双调显影用光掩模的透光图案的间距的50%至75%。

依照本发明的一实施例所述，在上述的双调显影用光掩模中，还包括隔离区开口图案，位于隔离区(isolation region)中。

依照本发明的一实施例所述，在上述的双调显影用光掩模中，不完全透光图案例如是光栅或不完全透光材料。