[实用新型]共用FLASH存储的统一自适应并行配置多个FPGA的电路有效
| 申请号： | 201220227850.1 | 申请日： | 2012-05-18 |
| 公开（公告）号： | CN202649764U | 公开（公告）日： | 2013-01-02 |
| 发明（设计）人： | 王秋石;李毅 | 申请（专利权）人： | 杭州唐芯微电子技术有限公司 |
| 主分类号： | G05B19/05 | 分类号： | G05B19/05 |
| 代理公司： | 杭州宇信知识产权代理事务所(普通合伙) 33231 | 代理人： | 张宇娟 |
| 地址： | 310012 浙江省杭州市西*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 共用 flash 存储 统一 自适应 并行 配置 fpga 电路 | ||
1.一种共用FLASH存储的统一自适应并行配置多个FPGA的电路，包括存储器和FPGA芯片，其特征在于：所述存储器为具有BPI并行总线的存储器，所述存储器数量为一片，连接多片FPGA芯片并对其进行配置控制和数据交换。
2.根据权利要求1所述的共用FLASH存储的统一自适应并行配置多个FPGA的电路，其特征在于：所述存储器数量为一片，连接两片FPGA芯片并对其进行配置控制和数据交换。
3.根据权利要求2所述的共用FLASH存储的统一自适应并行配置多个FPGA的电路，其特征在于：所述存储器为具有BPI并行总线的非易失闪速存储器，即FLASH芯片。
4.根据权利要求3所述的共用FLASH存储的统一自适应并行配置多个FPGA的电路，其特征在于所述FLASH芯片和FPGA芯片的连接关系为：FLASH芯片的控制命令线／WE、/OE、/CE分别连接FPGA芯片的FWE_B、FOE_B、FCS_B管脚；FLASH芯片的数据线DQ[15:0]和地址线A[n:0]分别连接FPGA芯片的D[15:0]和A[25:0]输出端口。
5.根据权利要求4所述的共用FLASH存储的统一自适应并行配置多个FPGA的电路，其特征在于：所述FPGA芯片为具有BPI-UP和BPI-DOWN两种配置模式的FPGA芯片，其中所述BPI-UP是指FPGA芯片的M[2:0]=010时，FPGA的配置工作模式；所述BPI-DOWN是指FPGA芯片的M[2:0]=011时，FPGA的配置工作模式，其中0代表低电平信号，1代表高电平信号。
6.根据权利要求1所述的共用FLASH存储的统一自适应并行配置多个FPGA的电路，其特征在于：所述FPGA芯片还连接编程信号插座。
7.根据权利要求6所述的共用FLASH存储的统一自适应并行配置多个FPGA的电路，其特征在于：所述编程信号插座为JTAG。
8.根据权利要求1所述的共用FLASH存储的统一自适应并行配置多个FPGA的电路，其特征在于：还包括电阻，所述电阻为上拉电阻，接存储器和FPGA芯片于VCCO_0端口。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于杭州唐芯微电子技术有限公司，未经杭州唐芯微电子技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201220227850.1/1.html，转载请声明来源钻瓜专利网。
