[发明专利]2GHz带宽数字射频存储器及存储方法

权利要求书

1.2GHz带宽数字射频存储器，其特征在于，包括：宽带模拟/数字转换器ADC、射频处理现场可编程门阵列FPGA及存储池，所述射频处理FPGA包括：串/并转换单元，所述宽带模拟/数字转换器ADC与所述串/并转换单元的输入连接，所述串/并转换单元的输出与所述存储池连接；所述宽带模拟/数字转换器将接收到的模拟射频信号转换为串行数字射频信号输入到所述串/并转换单元，所述串/并转换单元将所述串行数字射频信号进行串并转换，并将处理后的多个并行数字射频信号输入到所述存储池中。

2.如权利要求1所述的射频存储器，其特征在于，还包括：宽带数字/模拟转换器DAC，所述射频处理FPGA还包括：与所述存储池连接的多个并行数字射频处理单元及并/串转换单元，所述多个并行数字射频处理单元分别与所述存储池及所述并/串转换单元连接；所述宽带数字/模拟转换器DAC的输入与所述多个并行数字射频处理单元的输出连接；所述多个并行数字射频处理单元分别读取所述存储池中的多个并行数字射频信号进行射频处理，并将处理后的多个并行数字射频信号输入到所述并/串转换单元中，所述并/串转换单元将所述多个并行数字射频信号转换为串行数字射频信号，并将所述串行数字射频信号输入到所述宽带数字/模拟转换器DAC中，所述宽带数字/模拟转换器DAC将所述串行数字射频信号转换为串行模拟射频信号。

3.如权利要求2所述的射频存储器，其特征在于，还包括：同步电路，所述同步电路与所述宽带模拟/数字转换器及所述宽带数字/模拟转换器连接，用于保持所述宽带模拟/数字转换器与所述宽带数字/模拟转换器的相位差；所述存储池包括：多片SDRAM。

4.如权利要求2所述的射频存储器，其特征在于，还包括：与所述射频处理FPGA连接的传输控制FPGA、PCI接口、HDMI视频接口，以太网接口及USB接口，所述传输控制FPGA包括：PCI接口单元、HDMI视频接口单元、以太网接口单元、USB接口单元；所述PCI接口与所述PCI接口单元连接；所述HDMI视频接口与所述HDMI视频接口单元连接；所述以太网接口与所述以太网接口单元连接；所述USB接口与所述USB接口单元连接；所述射频处理FPGA与所述传输控制FPGA通过LVDS差分信号线连接。

5.如权利要求1或2所述的射频存储器，其特征在于，所述射频处理单元中的射频处理包括：数字信号下变频、数字信号滤波、数字信号抽取、数字信号滤波、数字信号内插、数字信号的正交调制。

6.如权利要求1或2所述的射频存储器，其特征在于，还包括：存储负荷显示阵列，所述射频处理FPGA还包括：存储负荷显示单元，所述存储负荷显示单元输入与所述存储池连接，根据所述存储池使用量划分为多个阵列级别数，所述多个阵列级别数与所述存储负荷显示阵列的显示单元数相对应，所述存储负荷显示单元输出与所述存储负荷显示阵列输入连接。

7.2GHz带宽数字射频存储方法，其特征在于，包括以下步骤：

将接收到的模拟射频信号转换为串行数字射频信号输入到所述串/并转换单元；

将所述串行数字射频信号进行串并转换获取多个并行数字射频信号；

将所述多个并行数字射频信号进行存储。

8.如权利要求7所述的射频存储方法，其特征在于，所述将所述多个并行数字射频信号进行存储步骤后还包括：

将所述多个并行数字射频信号进行射频处理；

将所述处理后的多个并行数字射频信号转换为串行数字射频信号；

将所述串行数字射频信号转换为串行模拟射频信号。

9.如权利要求8所述的射频存储方法，其特征在于，所述将所述串行数字射频信号转换为串行模拟射频信号步骤包括：

根据所述模拟射频信号转换为串行数字射频信号的时序同步所述串行数字射频信号转换为串行模拟射频信号时的时序，同步后将所述串行数字射频信号转换为串行模拟射频信号。

10.如权利要求8所述的射频存储方法，其特征在于，所述射频处理包括：

数字信号下变频、数字信号滤波、数字信号抽取、数字信号滤波、数字信号内插、数字信号的正交调制。