[发明专利]基于延迟分集和CPCI总线的短波收发信道处理设备

权利要求书

1.一种基于延迟分集和CPCI总线的短波收发信道处理设备，其特征在于，包括：CPCI总线和连接至CPCI总线的主控模块、接口模块、频率合成模块、射频模块、数字信号处理模块、前面板模块以及电源模块，其中：主控模块适于执行对短波收发信道处理设备的操作控制，接口模块适于传输对外的音频和数据信号，频率合成模块适于提供各路信号的时钟信号和混频信号，射频模块适于对六路短波信号进行滤波和变频，并将处理后的信号传输至数字信号处理模块，数字信号处理模块对音频或数据信号进行延迟或分集处理，发射信号时，让同一音频信号的副本经不同长度的延迟量后从不同的天线发射出去，接收时，对数据信号进行分集处理。

2.根据权利要求1所述的基于延迟分集和CPCI总线的短波收发信道处理设备，其特征在于，其中数字信号处理模块，包括6片A/D芯片、2片下变频芯片、6片上变频模块、FPGA芯片、DSP芯片和CPCI总线，6片A/D芯片分别连接至2片下变频芯片，2片下变频芯片的输出连接至FPGA芯片，DSP芯片分别连接FPGA芯片、CPCI总线并进行数据交互，6片上变频模块的输入连接FPGA芯片，

其中，在发射时，DSP芯片从CPCI总线读入音频数据和外部控制命令并对音频数据进行编码、延迟处理和调制，处理后的，6个通道数据经过6片A/D芯片，输出6路短波射频信号，在接收时，6片A/D芯片对6路短波中频信号进行采样，将采样的数字信号分别送给两片下变频芯片，做数字下变频处理，然后送给FPGA芯片作滤波处理，FPGA芯片同时实现模块的内部逻辑控制，最后由FPGA将滤波处理后的数字信号送给DSP芯片，由DSP芯片对数字信号实现分集处理、解调和解码，并最终输出输出数字基带信号至CPCI总线。

3.根据权利要求2所述的基于延迟分集和CPCI总线的短波收发信道处理设备，其特征在于，其中还包括存储器，连接FPGA芯片，用于存储FPGA芯片的程序。

4.根据权利要求2所述的基于延迟分集和CPCI总线的短波收发信道处理设备，其特征在于，DSP芯片对所述音频数据延迟处理时，选择信息比特周期作为信号的延迟量，而DSP芯片对数字信号实现分集处理时，使用均衡器或维特比译码获得分集增益。

5.根据权利要求2所述的基于延迟分集和CPCI总线的短波收发信道处理设备，其特征在于，其中A/D芯片选用AD9957芯片，下变频芯片选用HSP50216芯片，上变频芯片选用AD9957芯片，DSP芯片选用TMS320C6455芯片，FPGA采用Cyclone II FPGA。