[发明专利]一种数据解压缩方法及装置

说明书

技术领域

本发明涉及数据压缩及解压缩技术，特别涉及现场可编程门阵列（FPGA）等芯片的数据解压缩技术，具体地讲是一种数据解压缩方法及装置。

背景技术

FPGA是一种可以在上电之后，再把需要的控制程序进行输入的芯片。因此，FPGA不是固定的电路，而是一种可以视需要而改变功能的芯片，FPGA的功能可以随着输入的数据而改变。编程引擎负责把决定FPGA功能的数据编入FPGA，并对这些决定FPGA功能的数据进行解压缩处理。因为这些输入FPGA的数据中经常有同样地值出现很多次的情况，所以在输入FPGA之前，有必要把这些数据进行压缩，以减少所需的总数据，从而减少对储存芯片的要求，并能够缩短编程的时间。

美国专利US7589648公开了一种数据解压缩方案，该数据解压缩方案的压缩运算法则是，浏览所需原始数据之后，把其中的8个字节作为一个单元组，在一个单元组中将“00”字节转换成一个比特“0”，并将不是“00”的字节转换成一个比特“1”，每8个字节的数据之前要先产生一个字节的指示数据，即上面所述的比特“0”和比特“1”构成的指示数据字节，之后再跟上不是“00”的字节，它们的顺序是跟着原始数据的顺序。例如：

原始数据是AB00001200340000，由此压缩运算法则可以转换成‘10010100’AB1234。单引号‘’所示部分为一个字节的指示数据，之后再跟上不是“00”的字节，它们的顺序是跟着原始数据的顺序。该压缩算法可以使1个字节“00”变成1个比特，所以就省下了7个比特，但是，不是“00”的字节部分就要多了1个比特来代表，所以解压缩电路就要知道“00”的字节要出现在8个字节的哪一个位置，根据指示字节来转换，同时也要知道所接收的字节是数据还是指示字节。该压缩算法需要产生1个额外的指示字节，而且它还需要知道不是“00”的字节的排列位置。

发明内容

本发明实施例提供了一种数据解压缩方法及装置，以解决在不需要额外的指示字节的情况下，实现数据压缩之后的解压缩问题。

本发明的目的之一是，提供一种数据解压缩方法，该方法包括：接收由原始数据压缩而成的压缩数据流，压缩数据流具有一连串可变数量的数据单元组，每个数据单元组包括：至少一个字节的用于指示压缩重复数据的转换数据，转换数据未出现在原始数据中；加载转换数据到转换数据寄存器，将转换数据寄存器中的一个字节的转换数据和数据单元组中一个字节的数据送入比较器进行比较，得到解压缩的重复数据或未压缩的数据；将得到的解压缩的重复数据和/或未压缩的数据插入到解压数据单元组中。

本发明的目的之一是，提供一种数据解压缩装置，该装置包括：压缩数据接收单元，用于接收由原始数据压缩而成的压缩数据流，压缩数据流具有一连串可变数量的数据单元组，每个数据单元组包括：至少一个字节的用于指示压缩重复数据字的转换数据，转换数据未出现在原始数据中；解压缩单元，用于加载转换数据到转换数据寄存器，将转换数据寄存器中的一个字节的转换数据和数据单元组中一个字节的数据送入比较器进行比较，得到解压缩的重复数据字或未压缩的数据字；数据接收寄存单元，用于存储解压缩单元得到的解压缩的重复数据字和/或未压缩数据字。

本发明的目的之一是，提供一种数据解压缩方法，该方法包括：接收由原始数据压缩而成的压缩数据流，压缩数据流具有一连串可变数量的数据单元组，每个数据单元组包括：多个字节的用于指示对应的压缩重复数据的转换数据和未压缩数据，每个转换数据均未出现在原始数据中，且每个转换数据所指示的重复数据互不相同；加载多个字节的转换数据到转换数据寄存器，将转换数据寄存器中的一个字节的转换数据和数据单元组中一个字节的数据送入比较器进行比较，得到解压缩的重复数据或未压缩的数据；将得到的解压缩的重复数据和/或未压缩的数据插入到解压数据单元组中。

本发明的目的之一是，提供一种数据解压缩装置，该装置包括：压缩数据接收单元，用于接收由原始数据压缩而成的压缩数据流，压缩数据流具有一连串可变数量的数据单元组，每个数据单元组包括：多个字节的用于指示对应的压缩重复数据的转换数据和未压缩数据，每个转换数据均未出现在原始数据中，且每个转换数据所指示的重复数据互不相同；转换数据寄存器，用于存储多个字节的转换数据；比较器，用于将转换数据寄存器中的一个字节的转换数据和数据单元组中一个字节的数据进行比较，得到解压缩的重复数据或未压缩的数据；解压数据寄存器，用于存储比较器得到的解压缩的重复数据和/或未压缩的数据。