[发明专利]一种顺序输出的高精度3780点FFT处理装置和方法

说明书

技术领域

本发明涉及快速傅里叶变换处理技术，特别涉及一种用于中国数字电视广播地面传输标准中3780点离散傅里叶变换处理器的实现方法。

背景技术

数字电视地面广播是广播电视体系中的重要组成部分，DTMB是我国具有自主知识产权的数字电视地面广播标准。该标准的确立为我国数字电视产业的发展带来了新的机遇。作为其核心技术的时域同步正交频分复用技术（TDS-OFDM），通过时域和频域混合处理，简单方便地实现了快速码字捕获和稳健的同步跟踪，其中通过综合考虑多种因素而设计出来的3780点子载波数，在实际应用中具有一定的独创性和新颖性，形成了与欧、日多载波技术不同的自主核心技术。

对于3780点的FFT一般有两种方法：一是通过将3780点内插为4096点，利用基-2或基-4算法实现4096点FFT，然后通过减采样得到3780点FFT；二是将3780点分解为3×4×5×7×9，通过计算小点的DFT来得到3780点DFT。而素因子算法相比混合基算法消去了旋转因子的乘法运算，与Winograd算法相比结构更为简单且可实现同址顺序运算，是实现非基-2点FFT的一种最常用的方法。

但素因子算法必须面临一个重新排序的问题，而重新排序就意味着必须增加一级缓冲区，需要消耗大量的存储器资源，不仅提高了硬件成本还降低了处理速度，增加了控制的复杂度。还有的做法通过修改小点DFT的设计结构来避免重新排序，但针对不同的设计需要进行小点数DFT的重新设计，方法不能通用且同样增加了复杂度。

在小点数运算排序方面，大多的设计都采用由小到大的运算顺序，但这样的顺序并不一定能达到最高的运算精度。

发明内容

本发明的主要目的在于，提供一种顺序输出的高精度3780点FFT处理装置。本发明的素因子算法不需要重新排序，也不需要对小点数FFT进行修改设计，每个小点数运算都是同址顺序的，从而简化了算法设计，采用“乒乓”存储结构提高了运算速度和数据吞吐率，减少了存储器资源，降低了硬件成本。且本发明通过对设计的调制误差比进行仿真，得出最优的小点FFT运算顺序，大大提高了处理装置的精度。

基于上述目的，本发明采用顺序输出的素因子算法实现3780点DFT。具体而言，3780分解为3780=4×27×7×5，四个互素因子。当进行3780点DFT时，先进行945次常规的4点同址WFTA，然后进行140次常规的27点同址混合基FFT运算，再进行540次常规的7点同址WFTA，最后进行756次常规的5点同址WFTA。27点同址混合基FFT运算时，先进行9次常规的3点同址WFTA，然后将所得27点数据与常规的27点旋转因子相乘，再进行3次常规的9点WFTA。整个运算过程中，每个小点的DFT运算都是同址顺序的，且各个小点DFT运算模块不需要进行修改设计。

本发明使用两个3780点复数的存储器Cache1和Cache2来组成一个乒乓结构的存储器，当Cache1作为输出存储器时，Cache2则作为输入及运算处理存储器；一次运算周期完成后，两个存储器互换状态，Cache2作为输出存储器，而Cache1作为输入及运算处理存储器。从外部将数据写入到乒乓结构存储器是按照自然顺序的；各小点数DFT运算过程中从存储器读取数据和运算完后写入存储器的地址是顺序的而且是同址的；在运算完后，从存储器输出到外部的地址由顺序输出控制模块得到，保证输出数据与输入一样是顺序的。顺序输出控制模块由一个寄存器、一个累加器、一个选择器构成，与源地址直接顺序输出有相似的结构且资源消耗相同，来完成一个模数累加运算得到顺序输出需要的读取地址。关于本发明的优势与方法可通过下面的发明详述及附图得到进一步的了解。

附图说明

图1是采用乒乓结构基于顺序输出素因子算法的3780点FFT功能框图；

图2是采用模数累加器结构的顺序输出模块功能框图；

图3是采用普通累加器结构的自然顺序地址产生功能框图；

图4是各种小点数排列组合下的MER仿真结果表图；

图5是最优的小点数排列运算流程图；

图6是乒乓结构存储器与输入输出时序框图；

图7是采用乒乓结构基于顺序输出素因子算法的3780点FFT流程图；

图8是基于常规混合基算法的27点DFT设计流程图。

具体实施方式

下面对结合附图对本发明的较佳实施例作详细阐述，以使本发明的优点和特征能更易于被本领域技术人员理解，从而对本发明的保护范围作出更为清楚明确的界定。