[发明专利]环路滤波器、量化器、数模转换器以及运算放大器

权利要求书

1.一种数模转换器，实现于ΣΔ模数转换器中，所述数模转换器包括至少一个数模转换单元，其中每个数模转换单元依据时钟信号将输入比特转换成模拟输出信号，每个数模转换单元包括：

电容性装置；

电阻性装置，用于将所述模拟输出信号输出至所述ΣΔ模数转换器的运算放大器输入端；以及

切换装置，耦接于所述电容性装置和所述电阻性装置之间，用于当所述时钟信号处于第一逻辑电平时，断开所述电容性装置和所述电阻性装置间的连接且将电源与所述电容性装置连接以对所述电容性装置预充电，以及用于当所述时钟信号处于与所述第一逻辑电平不同的第二逻辑电平时，断开所述电源与所述电容性装置的连接且将所述电阻性装置与所述电容性装置连接以产生相应于所述输入比特的所述模拟输出信号；

其中所述电阻性装置耦接于所述运算放大器的输入端和所述切换装置之间。

2.根据权利要求1所述的数模转换器，其特征在于，包括依据所述时钟信号操作的多个数模转换单元，以同时将多个输入比特分别转换成多个模拟输出信号。

3.根据权利要求1所述的数模转换器，其特征在于：

所述电源包括第一供应电压和第二供应电压；

所述电容性装置包括：第一电容性元件，耦接于接地节点和第一节点之间；以及第二电容性元件，耦接于所述接地节点和第二节点之间；

所述电阻性装置包括第一电阻性元件和第二电阻性元件；

所述切换装置包括：第一切换器，耦接于所述第一供应电压和所述第一节点之间；第二切换器，耦接于所述第二供应电压和所述第二节点之间，其中当所述时钟信号为所述第一逻辑电平时，所述第一切换器和所述第二切换器均为导通状态；第三切换器，耦接于所述第一电阻性元件和所述第一节点之间；第四切换器，耦接于所述第二电阻性元件和所述第二节点之间，其中当所述时钟信号为所述第二逻辑电平且所述输入比特为第一逻辑值时，所述第三切换器和所述第四切换器均导通；第五切换器，耦接于所述第一电阻性元件和所述第二节点之间；第六切换器，耦接于所述第二电阻性元件和所述第一节点之间，其中当所述时钟信号为所述第二逻辑电平且所述输入比特为与所述第一逻辑值不同的第二逻辑值时，所述第五切换器和所述第六切换器均导通。

4.根据权利要求1所述的数模转换器，其特征在于，所述ΣΔ模数转换器为连续时间ΣΔ模数转换器。

5.一种ΣΔ模数转换器，其特征在于包括如权利要求1所述的数模转换器。

6.根据权利要求5所述的ΣΔ模数转换器，其特征在于进一步包括环路滤波器，所述环路滤波器耦接于所述数模转换器，用于接收所述ΣΔ模数转换器的模拟输入信号与所述数模转换器的所述模拟输出信号之差，所述环路滤波器包括：

多个串行连接的积分器，包括第一积分器和第二积分器；

第一正反馈电阻性元件，置于第一正反馈路径中，其中所述第一正反馈路径位于所述第二积分器的第一输出节点和所述第一积分器的第一输入节点之间；以及

第一负反馈电阻性元件，置于第一负反馈路径中，其中所述第一负反馈路径位于所述第二积分器的第二输出节点和所述第一积分器的所述第一输入节点之间。

7.根据权利要求6所述的环路滤波器，其特征在于，所述第一正反馈电阻性元件的电阻值大于所述第一负反馈电阻性元件的电阻值。

8.根据权利要求6所述的环路滤波器，其特征在于，进一步包括：

第二正反馈电阻性元件，置于第二正反馈路径中，其中所述第二正反馈路径位于所述第二积分器的所述第二输出节点和所述第一积分器的第二输入节点之间；以及

第二负反馈电阻性元件，置于第二负反馈路径中，其中所述第二负反馈路径位于所述第二积分器的所述第一输出节点和所述第一积分器的所述第二输入节点之间。

9.根据权利要求8所述的环路滤波器，其特征在于，所述第一正反馈电阻性元件的电阻值大于所述第一负反馈电阻性元件的电阻值，以及所述第二正反馈电阻性元件的电阻值大于所述第二负反馈电阻性元件的电阻值。

10.根据权利要求5或6所述的环路滤波器，其特征在于，所述ΣΔ模数转换器为连续时间ΣΔ模数转换器。