[发明专利]校正设备、校正方法和计算机产品

说明书

相关申请的交叉参考

本申请基于并要求于2011年8月18日提交的在先日本专利申请No.2011-179250的优先权的利益，其全部内容通过援引合并于此。

技术领域

本文讨论的实施方式涉及校正模拟结果的校正设备、校正方法和计算机产品。

背景技术

在现有技术中已经公开了模拟中央处理单元（CPU）的功能和性能的技术。例如，存在这样一种技术：对程序代码进行转换从而能够在对受到评估的目标CPU进行模拟的主CPU上执行操作，从而模拟目标CPU的功能、性能和功耗。

例如，存在这样一种技术：在模拟之前，目标CPU的代码被转换成能够由主计算机在子程序单元中直接执行的主机代码，并且对在通过将代码分为子程序单元而获得的块的输入和输出之间使用的寄存器进行分析。例如，见日本专利公布No.H9-6646。

但是，基于上述的传统技术，由于针对每个块执行模拟，所以如果针对多个块连续执行模拟，则模拟结果不准确并且偏离真实执行结果。

发明内容

根据实施例的一个方面，一种校正设备，包括：获取器，用于获取块组之中的给定块中的指令的执行时间，所述块组包括通过划分程序码获得的块；检测器，用于检测由在给定块之前执行的在前块中的尾部指令指定的第一资源组和由给定块的头部指令指定的第二资源组；识别器，用于识别检测的第一资源组和检测的第二资源组共用的资源；计算器，用于从当头部指令使用识别的资源时的时间和由尾部指令使用识别的资源结束时的时间计算由在前块导致的延迟时间段；校正器，用于基于计算的延迟时间段校正获取的给定块中的指令的执行时间；以及输出装置，用于输出校正的执行时间。

通过在权利要求中特别指出的元素和组合实现并获得本发明的目标和优点。

应该明白，上述总体描述和下面详细描述全是示例性和解释性的并且并非限制本发明。

附图说明

图1是示出了根据第一实施例的模拟设备的操作例子的图。

图2是示出模拟设备的硬件配置的例子的框图。

图3是示出模拟设备的功能配置的例子的框图。

图4是示出了目标代码的例子的图。

图5是示出了定时信息的例子的图。

图6是示出了预测信息的图。

图7是示出了指令校正值信息的例子的图。

图8是示出了算术单元信息的例子的图。

图9A和图9B是示出了目标程序的执行定时的图。

图10A和图10B是示出了主机代码产生的例子的图。

图11是示出了第一校正器的处理代码的例子的图。

图12A、12B、12C和12D是示出了由第一校正器执行的执行结果的第一校正例子的图。

图13A、13B、13C和13D是示出了由第一校正器执行的执行结果的第二校正例子的图。

图14A、14B、14C和14D是示出了由第一校正器执行的执行结果的第三校正例子的图。

图15A和图15B示出了由第二校正器执行的执行结果的第一校正例子的图。

图16是示出了由第二校正器执行的执行结果的第二校正例子的图。

图17是示出了由第二校正器执行的执行结果的第三校正例子的图。

图18是示出了由第二校正器执行的执行结果的第四校正例子的图。

图19是代码转换器处理的例子的流程图。

图20是模拟执行器处理的例子的流程图。

图21是第一模拟结果校正处理的流程图。

图22是第二模拟结果校正处理的流程图。

图23是示出了由根据第二实施例的模拟设备执行的校正的例子的图。

具体实施方式

将参照附图解释本发明的优选实施例。将描述根据实施例的校正设备的例子，并且假设这样一种状态：执行模拟目标CPU的模拟设备执行根据实施例的校正处理。

图1是示出了根据第一实施例的模拟设备的操作例子的图。模拟设备100通过目标CPU执行对指令执行的性能模拟。例如，由于针对目标CPU的目标程序101在主CPU上运行，所以模拟设备100使用解释方案。另外，模拟设备100通过实时（JIT）编辑方案产生主机代码并且执行该主机代码。

这里，目标CPU是经历模拟的CPU的控制模型。模拟设备100输出针对每个指令的循环模拟信息作为由目标CPU执行的指令执行的性能模拟。