[发明专利]一种TD-LTE综测仪的多环合成本振装置

权利要求书

1.一种TD-LTE综测仪的多环合成本振装置，其特征在于：包括FPGA控制器（1），其输出端分别与直接数字合成电路（2）、偏置环电路（3）的输入端相连，直接数字合成电路（2）、DAC预置电路（5）以及偏置环电路（3）的输出端均与主环电路（4）的输入端相连，主环电路（4）采用第一压控振荡器VCO，偏置环电路（3）采用第二压控振荡器VCO。

2.根据权利要求1所述的TD-LTE综测仪的多环合成本振装置，其特征在于：所述的直接数字合成电路（2）包括相位累加器，其输入端与FPGA控制器（1）的输出端相连，其输出端与D/A转换器的输入端相连，D/A转换器的输出端与主环电路（4）的输入端相连。

3.根据权利要求1所述的TD-LTE综测仪的多环合成本振装置，其特征在于：所述的主环电路（4）包括第一鉴相器，其输入端与直接数字合成电路（2）的输出端相连，其输出端通过第一低通滤波器与第一压控振荡器VCO的输入端相连，第一压控振荡器VCO的输出端与第一功分匹配电路的输入端相连，第一功分匹配电路的输出端与混频电路的输入端相连，混频电路的输出端与中频放大电路的输入端相连，中频放大电路的输出端与固定分频器的输入端相连，固定分频器的输出端与鉴相器的输入端相连。

4.根据权利要求3所述的TD-LTE综测仪的多环合成本振装置，其特征在于：所述的偏置环电路（3）包括集成鉴相器，其输入端与FPGA控制器（1）的输出端相连，其输出端通过第二低通滤波器与第二压控振荡器VCO的输入端相连，第二压控振荡器VCO的输出端与第二功分匹配电路的输入端相连，第二功分匹配电路的输出端分别与主环电路（4）的混频电路、2分频器的输入端相连，2分频器的输出端与集成鉴相器的输入端相连。

5.根据权利要求3所述的TD-LTE综测仪的多环合成本振装置，其特征在于：所述的FPGA控制器（1）的输出端与DAC预置电路（5）的输入端相连，DAC预置电路（5）的输出端与主环电路（4）的第一压控振荡器VCO的输入端相连,所述的DAC预置电路（5）为D/A转换器。

6.根据权利要求4所述的TD-LTE综测仪的多环合成本振装置，其特征在于：所述的集成鉴相器包括第一、二分频器，第一分频器的输入端接100MHZ信号，第二分频器的输入端与FPGA控制器（1）的输出端相连，第一、二分频器的输出端均与第二鉴相器的输入端相连，第二鉴相器通过电荷泵与低通滤波器的输入端相连。

7.根据权利要求3所述的TD-LTE综测仪的多环合成本振装置，其特征在于：所述的第一压控振荡器VCO输出的本振频率范围为1.6～3.2GHz，所述的第一低通滤波器由一个无源二阶宽带低通滤波器和一个有源二阶滤波器级联而成。

8.根据权利要求4所述的TD-LTE综测仪的多环合成本振装置，其特征在于：所述的第二压控振荡器VCO输出的本振频率范围为1.4～3GHz。