[发明专利]一种系统拓扑结构

说明书

技术领域

本发明涉及拓扑结构技术领域，尤其涉及一种系统拓扑结构。

背景技术

随着计算机技术和集成电路技术的飞速发展，高端服务器系统越来越成为经济社会发展的需要。庞大的数据计算和数据分析，复杂的图形分析和科学预算等信息领域对计算机系统的性能要求越来越高，因此需要构建庞大的计算机系统，以便更好地适应当今各领域的应用需求。

但是，越是庞大的计算机系统需要用到的芯片越多，而最终要使用这些芯片，必须将这些芯片与处理器实现交叉互连。

设计芯片时都需要通过现场可编程门阵列(FPGA)来进行验证，只有FPGA验证通过才能制作流片。相关技术中在对设计芯片组时，通常都是与芯片组交叉互连使用的方式相一致，在验证平台中按照交叉互连的方式进行芯片组设计验证。以同构的两套双路服务器互连系统为例，如图1所示，各个CPU的port0(P0)由FPGA0互连管理，port1(P1)由FPGA1互连管理，即FPGA0实现的验证芯片组实现两个互连port(P0、P1)，分别完成CPU0-port0和CPU1-port1的通信管理，FPGA1实现的验证芯片组实现两个互连port(P0、P1)，分别完成CPU0-port0和CPU1-port1的通信管理。两颗FPGA芯片分别实现两个验证芯片组逻辑。

这种交叉互连的验证方式存在以下问题：使得拓扑结构复杂化，而复杂的拓扑结构使得硬件设计难度加大，PCB布局布线更加复杂，同时也使信号传输质量变差。尤其是对于庞大的计算机系统，上述问题将更加突出，不断增加的布线层数使研制成本剧增，信号传输质量也更差。

发明内容

本发明要解决的技术问题是提供一种系统拓扑结构，其与交叉互连的拓扑结构相比更加优化。

为了解决上述问题，本发明实施例提供了一种系统拓扑结构，其特征在于，该拓扑结构应用于验证平台，其中：

该拓扑结构中，现场可编程门阵列FPGA实现的一芯片组的一端口的端口逻辑与FPGA实现的另外一芯片组的一端口的端口逻辑互换，使得处理器与FPGA不交叉相连。

可选地，该拓扑结构包括一套双路服务器时，第一FPGA所验证的第一芯片组的第二端口的端口逻辑与第二FPGA所验证的第二芯片组的第一端口的端口逻辑互换，第一处理器和第二处理器与第一FPGA和第二FPGA均不交叉相连。

可选地，该拓扑结构包括同构的两套或两套以上双路服务器时，在每一套双路服务器中，第一FPGA所验证的第一芯片组的第二端口的端口逻辑与第二FPGA所验证的第二芯片组的第一端口的端口逻辑互换，所有的处理器和所有的FPGA均不交叉相连。

可选地，该拓扑结构包括同构的两套或两套以上双路服务器时，在其中一套或一套以上双路服务器中，第一FPGA所验证的第一芯片组的第二端口的端口逻辑与第二FPGA所验证的第二芯片组的第一端口的端口逻辑互换，部分处理器和FPGA不交叉相连，剩余的处理器和FPGA交叉相连。

本发明实施例还提供了一种拓扑结构的建立方法，其特征在于，该方法适用于对芯片组进行验证，包括：

将现场可编程门阵列FPGA实现的一芯片组的一端口的端口逻辑与FPGA实现的另外一芯片组的一端口的端口逻辑互换，使得处理器与芯片组所在的FPGA相连时不交叉。

可选地，当该拓扑结构包括一套双路服务器时，将现场可编程门阵列FPGA实现的一芯片组的一端口的端口逻辑与现场可编程门阵列FPGA实现的另外一芯片组的一端口的端口逻辑互换的步骤包括：

将第一FPGA所验证的第一芯片组的第二端口的端口逻辑与第二FPGA所验证的第二芯片组的第一端口的端口逻辑互换，使得第一处理器和第二处理器与第一FPGA和第二FPGA均不交叉相连。

可选地，当该拓扑结构包括同构的两套或两套以上双路服务器时，将现场可编程门阵列FPGA实现的一芯片组的一端口的端口逻辑与现场可编程门阵列FPGA实现的另外一芯片组的一端口的端口逻辑互换的步骤包括：

在每一套双路服务器中，将第一FPGA所验证的第一芯片组的第二端口的端口逻辑与第二FPGA所验证的第二芯片组的第一端口的端口逻辑互换，使得所有的处理器和所有的FPGA均不交叉相连。

可选地，该拓扑结构包括同构的两套或两套以上双路服务器时，将现场可编程门阵列FPGA实现的一芯片组的一端口的端口逻辑与现场可编程门阵列FPGA实现的另外一芯片组的一端口的端口逻辑互换的步骤包括：