[发明专利]处理器核心堆栈扩展

说明书

本申请是国际申请日为2007年5月17日，国际申请号为PCT/US2007/069191，发明名称为“处理器核心堆栈扩展”的PCT申请进入中国国家阶段申请号为200780020616.3的专利申请的分案申请。

技术领域

本发明涉及维持处理器的堆栈数据结构。

背景技术

常规处理器维持包含若干控制指令的堆栈数据结构(“堆栈”)。堆栈通常位于处理器的核心内。在处理器核心内执行的线程可对堆栈执行两个基本操作。控制单元可将控制指令“推入”到堆栈上或从堆栈“弹出”控制指令。

推入操作向堆栈的顶部添加控制指令，从而引起先前控制指令被沿着堆栈向下推动。弹出操作移除且返回堆栈的当前顶部控制指令，从而引起先前控制指令沿着堆栈向上移动一个位置。因此，处理器核心的堆栈根据后进先出(LIFO)方案而动作。

由于处理器核心内存储器的有限大小，因此堆栈非常小。堆栈的小尺寸限制了可利用的嵌套控制指令的数目。将太多控制指令推入到堆栈上导致堆栈溢出，其可引起线程中的一者或一者以上故障或崩溃。

发明内容

本发明大体上是针对用于控制堆栈溢出的技术。本文描述的技术利用位于处理器核心外部的共用高速缓冲存储器或存储器的一部分作为堆栈扩展。处理器核心在处理器核心中的存储器内维持堆栈。处理器核心在处理器核心堆栈超过例如阈值条目数目的阈值大小时将堆栈内容的至少一部分转移到驻存在处理器核心外部的堆栈扩展。举例来说，处理器核心可在核心堆栈变为充满时将堆栈内容的至少一部分转移到堆栈扩展。堆栈扩展驻存在处理器核心外部的高速缓冲存储器或其它存储器内，且补充处理器核心内可用的有限堆栈大小。

处理器核心还确定处理器核心内的堆栈何时下降到例如阈值条目数目的阈值大小以下。举例来说，阈值条目数目可为零。在此情况下，当堆栈变为空时，处理器核心将维持在堆栈扩展中的内容的至少一部分转移回到处理器核心内的堆栈中。换句话说，处理器核心用处理器核心外部的堆栈扩展的内容重新填充处理器核心内的堆栈。因此，堆栈内容可在处理器核心与共用高速缓冲存储器或其它存储器之间来回交换，以允许扩展和收缩堆栈的大小。以此方式，所述技术通过利用处理器核心外部的堆栈扩展而防止了在处理器核心内执行的线程的故障或崩溃。

在一个实施例中，本发明提供一种方法，其包括确定处理器的核心内的堆栈的内容是否超过阈值大小，以及当所述堆栈的所述内容超过所述阈值大小时将所述堆栈的所述内容的至少一部分转移到所述处理器的核心外部的堆栈扩展。

在另一实施例中，本发明提供一种装置，其包括具有处理器核心的处理器，所述处理器核心包含：控制单元，其用以控制所述处理器的操作；以及第一存储器，其存储所述处理器核心内的堆栈；以及第二存储器，其存储所述处理器核心外部的堆栈扩展，其中所述控制单元在所述堆栈的内容超过阈值大小时将所述堆栈的内容的至少一部分转移到所述堆栈扩展。

本发明的技术可使用硬件、软件、固件或其任意组合来实施。如果以软件实施，那么本发明的技术可体现于包括指令的计算机可读媒体上，所述指令在由处理器执行时执行本发明中描述的技术中的一者或一者以上。如果以硬件实施，那么所述技术可实施于一个或一个以上处理器、专用集成电路(ASIC)、现场可编程门阵列(FPGA)和/或其它等效集成或离散逻辑电路中。

在附图和下文描述中陈述本发明的一个或一个以上实施例的细节。从描述和附图以及权利要求书中将明了本发明的其它特征、目的和优点。

附图说明

图1是说明根据本文描述的技术管理核心堆栈数据结构的系统的框图。

图2是通过利用位于处理器核心外部的存储器作为堆栈扩展来控制堆栈溢出的另一示范性系统的框图。

图3是更详细说明图1的系统的框图。

图4是更详细说明核心堆栈和堆栈扩展的框图。

图5是说明将条目推入共用高速缓冲存储器的堆栈扩展以防止核心堆栈的堆栈溢出的系统的示范性操作的流程图。

图6是说明检索存储在堆栈扩展上的条目的系统的示范性操作的流程图。

具体实施方式