[发明专利]一种Cache的替换方法及装置

说明书

技术领域

本发明涉及数据处理技术，具体涉及一种高速缓冲存储器(Cache)的替换方法及装置。

背景技术

随着计算机技术的飞速发展，处理器与存储器访问速度之间的差距越来越大，导致内存墙问题也越来越严重，成为影响计算机系统性能最主要的瓶颈之一。所谓内存墙是指，内存性能严重限制CPU性能发挥的现象。

为了缓解CPU与内存之间的速度差距，现有的计算机体系结构广泛采用在CPU与内存之间设置高速缓冲存储器Cache的方式，将一些可能会被反复调用的程序数据或者报文数据存入Cache中。在CPU访问内存时，首先判断所要访问的内容是否在Cache中，如果在Cache中，则被称为“命中”，此时，CPU直接从Cache中调用所要访问的内容；如果不在Cache中，则被称为“缺失”，CPU需要去内存中调用所要访问的内容。因为Cache的存取速率非常快，使得CPU的利用率大大提高，进而也使整个计算机系统的性能得以提升。

数据被存入Cache中，在需要时被CPU调用进行解析和处理操作，一般情况下，数据输入Cache的速度远小于CPU处理数据的速度，因此CPU有足够的时间处理Cache内的数据，因此，在有新数据输入Cache需要进行数据替换时，Cache可以按照CPU的指示选择已处理过的数据作为被替换对象替换出Cache。而在出现数据突发流量过大的情况时，数据存入Cache的速度大于CPU的处理速度，考虑到Cache的容量问题，此时会将当前输入的数据视为最近需要访问的数据存入到Cache，而替换掉Cache中先前已保存的数据。在这种突发情况下，选择出的被替换对象可能还未被CPU处理，如果将这部分数据从本级Cache替换到下一级Cache(某些计算机可能配置有二级、三级缓存，每级缓存比前一级缓存容量大且速度慢，此处是指将先前已保存的数据从一级缓存中替换到二级、甚至三级缓存中)或者替换到DDR(Double Data Rate，双倍速率同步动态随机存储器)中，在CPU需要调用该部分数据时，只能去下一级Cache或者DDR中读取，这就降低了本级Cache的数据命中率，而数据命中率低就意味着CPU在进行数据处理时需要去其它地方读取数据，这势必会增加CPU读取数据的时间，降低CPU的处理速度，导致计算机性能跳水。

发明内容

本发明实施例提供一种Cache的数据替换方法及装置，在出现数据突发流量很大的情况时，通过合理替换Cache内已保存的数据，实现推迟计算机发生性能跳水的时间，缩短性能跳水的持续时长，降低性能跳水程度的目的。

为此，本发明实施例提供如下技术方案：

一种Cache的数据替换方法，所述方法包括：

获取Cache的工作状态，判断输入所述Cache的数据是否出现突发流量过大情况；

如果出现数据突发流量过大情况，则确定与所述数据突发流量相适应的数据替换周期，以使所述Cache按照所述数据替换周期将已保存在所述Cache中的数据替换为输入的数据。

一种Cache的数据替换装置，所述装置包括：

工作状态获取单元，用于获取Cache的工作状态，判断输入所述Cache的数据是否出现突发流量过大情况；

数据替换周期确定单元，用于在出现数据突发流量过大情况时，确定与所述数据突发流量相适应的数据替换周期，以使所述Cache按照所述数据替换周期将已保存在所述Cache中的数据替换为输入的数据。

本发明实施例一种Cache的数据替换方法及装置，通过获取Cache的工作状态判断当前是否出现数据突发流量过大情况，如果出现，则说明Cache当前采用的数据替换周期不能适应本次的数据突发流量，需要调整数据替换周期，使之与本次数据突发流量相适应。本发明实施例通过确定合适的数据替换周期的方式，延缓Cache内已保存的数据被替换的时间，推迟了计算机发生性能跳水的时间，缩短了性能跳水持续的时长，并且还降低了性能跳水的程度。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。

图1是本发明实施例Cache的数据替换方法的流程图；

图2-a为输入Cache的数据出现突发流量过大情况的示意图；

图2-b为读写分配请求次数为1时性能跳水情况的曲线示意图；