[发明专利]基于同步电路的滤除毛刺的方法

说明书

技术领域

本发明属于计算机控制技术领域，涉及一种滤除电路毛刺得到方法，尤其涉及一种基于同步电路的滤除毛刺的方法。 

背景技术

在电路设计过程中，输入信号的滤波和整形通常采用模拟电路来实现。在数字电路中，如果需要滤除输入信号上一定宽度的毛刺时，可以根据毛刺的宽度，选择适合的采样时钟对输入信号进行采样，以分辨信号上的毛刺，实现对输入信号的滤波和整形。通常情况下，设计者对采样时钟的选择会考虑到能分辨信号上的毛刺，比如，输入信号的最小宽度为16.67ns，在该信号上存在宽度为6.0ns的毛刺，设计者可能会选择采样周期为16.67/8=2.08375ns的时钟对信号进行采样，这样才能分辨出6.0ns的毛刺。但是，如果采样时钟的频率过高时，逻辑综合难以实现。本方案的提出可以有效的解决采样时钟频率过高的问题，利用较低频率的采样时钟，对输入信号进行滤波、整形。 

发明内容

为了解决背景技术中存在的上述技术问题，本发明提供了一种在数字电路中，用较低倍数的采样时钟滤除输入信号上的毛刺，达到对输入信号进行滤波、整形的目的的基于同步电路的滤除毛刺的方法。 

本发明的技术解决方案是：本发明提供了一种基于同步电路的滤除毛刺的方法，其特殊之处在于：所述基于同步电路的滤除毛刺的方法包括以下步骤： 

1）利用低倍采样时钟的上升沿和下降沿分别对输入信号进行采样，得到上升沿采样信号以及下降沿采样信号； 

2）对上升沿采样信号和下降沿采样信号进行整形，得到整形后的上升沿采样信号以及整形后的下降沿采样信号； 

3）将整形后的上升沿采样信号以及整形后的下降沿采样信号进行合并，输出滤除毛刺后的整形信号。 

上述步骤2）的具体实现方式是： 

2.1）将上升沿所采集得到的上升沿采样信号以及下降沿所采集得到的下降沿采样信号分别置于4位移位寄存器中； 

2.2）根据4位移位寄存器中的值对分别上升沿采样信号以及下降沿采样信号进行判断，并输出整形后的上升沿采样信号以及整形后的下降沿采样信号。 

上述步骤2.2）中判断的具体实现方式是： 

如果4位移位寄存器的4个值中，采样信号至少有3个是处于高电平或低电平，则输出高电平或低电平； 

如果4位移位寄存器的4个值中，采样信号有2个处于高电平或低电平时，则保持前一次的输出状态；所述前一次的输出状态是与这2个采样信号所相邻时的高电平或低电平； 

如果4位移位寄存器的4个值中，采样信号至多1个是处于高电平或低电平时，则输出低电平或高电平。 

上述步骤3）中合并的具体实现方式是： 

3.1）对整形后的上升沿采样信号以及整形后的下降沿采样信号分别进行采样； 

3.2）将步骤3.1）所采样得到的信号分别存储于2位移位寄存器中进行检测，若在一个时钟周期内同时出现上升沿或下降沿，则输出上升沿或下降沿；若在一个时钟周期内先后出现上升沿，则在首次出现上升沿的时刻输出上升沿，紧跟的上升沿将继续保持输出高电平；若在一个时钟周期内先后出现下降沿，则在首次出现下降沿的时刻输出下降沿，紧跟的下降沿将继续保持输出低电平。 

本发明的优点是： 

本发明提供了一种基于同步电路的滤除毛刺的方法，通常情况下，设计者对采样时钟的选择会考虑到能分辨信号上的毛刺，比如，输入信号的最小宽度为16.67ns，在该信号上存在宽度为6.0ns的毛刺，设计者可能会选择采样周期为16.67/8=2.08375ns的时钟对信号进行采样，这样才能分辨出6.0ns的毛刺。但是，本发明将采用采样时钟的上升沿和下降沿同时采样输入信号，可以使采样时钟的频率减小一半，也即是说，将会选用16.67/4=4.1675ns的时钟。这样既可以解 决需要高倍采样来分辨信号上的毛刺的问题，也可以解决由于时钟频率过高而带来的逻辑综合问题。输入信号的滤波和整形通常采用模拟电路来实现。在数字电路中，如果需要滤除输入信号上一定宽度的毛刺时，可以根据毛刺的宽度，选择适合的采样时钟对输入信号进行采样，以分辨信号上的毛刺，实现对输入信号的滤波和整形。但是，如果采样时钟的频率过高时，逻辑综合难以实现。本方案的提出可以有效的解决采样时钟频率过高的问题，利用较低频率的采样时钟，对输入信号进行滤波、整形。此技术具有非常好的实用性，可以广泛应用于数字电路的信号滤波、整形领域。 

附图说明

图1是本发明所提供的基于同步电路的滤除毛刺电路图。 

具体实施方式