[发明专利]对于具有三层掩膜的蚀刻线弯曲和倾斜的预防

说明书

背景技术

本发明涉及在半导体装置生产期间通过掩膜蚀刻蚀刻层。更具体地说，本发明涉及使用三层掩膜进行的蚀刻。

发明内容

为了实现前述的内容并依据本发明的目的，提供了一种在蚀刻层上蚀刻特征的方法。使用硬掩膜作为蚀刻掩膜，蚀刻有机的掩膜层。通过针对有机掩膜和蚀刻层选择性地蚀刻硬掩膜，去除硬掩膜。使用有机掩膜作为蚀刻掩膜，将特征蚀刻在蚀刻层上。

在本发明的另一个公开声明中，提供了一种在蚀刻层上蚀刻特征的方法，蚀刻层置于有机掩膜层下面，有机掩膜层置于硬掩膜层下面，硬掩膜层置于图案化光刻胶掩膜下面。使用图案化光刻胶掩膜作为蚀刻掩膜蚀刻硬掩膜层以形成硬掩膜。使用硬掩膜作为蚀刻掩膜蚀刻有机掩膜层，包括提供无氢有机蚀刻气体，使无氢有机蚀刻气体形成等离子体，以及使用等离子体蚀刻有机掩膜。通过针对有机掩膜和蚀刻层选择性地蚀刻硬掩膜以去除硬掩膜。使用有机掩膜作为蚀刻掩膜，在蚀刻层上蚀刻特征。

本发明的这些和其他特征将在本发明的具体实施方式中结合附图更具体地进行说明。

附图说明

在附图中，本发明是通过示例的方法而不是通过约束的方法来说明，附图中类似的参考数字指代类似的元素，其中：

图1是本发明的实施方式的流程图

图2A-E是按照本发明的实施方式而被处理的堆叠的示意图。

图3是可以用来进行蚀刻的等离子处理室的示意图。

图4图示了计算机系统，该计算机系统适用于在本发明的实施方式中起到控制器的作用。

图5是使用含氢蚀刻气体进行处理的堆叠。

图6A-B是没有首先去除硬掩膜而被处理的堆叠。

具体实施方式

现在将参考如附图中所阐释的本发明的一些优选的实施方式详细描述本发明。在以下的描述中，提出许多具体细节以便对本发明有一个彻底的理解。然而对本领域技术人员而言，显而易见，没有这些具体细节的一些或者全部本发明也可以实现。在其它示例中，没有详细描述公知的工艺步骤和/或结构以免不必要地使本发明难以理解。

为了便于理解，图1是用于本发明的实施方式中的处理过程的高阶流程图。提供了在蚀刻层中蚀刻特征的方法。将具有蚀刻层的晶片放入等离子处理室中，蚀刻层在有机层下面，有机层在硬掩膜层下面，硬掩膜层在光刻胶掩膜下面(步骤104)。使用光刻胶掩膜作为蚀刻掩膜蚀刻硬掩膜层(步骤108)。使用硬掩膜作为蚀刻掩膜蚀刻有机掩膜层(步骤112)。优选地，使用无氢蚀刻气体蚀刻有机掩膜层。选择性地去除硬掩膜(步骤116)。然后蚀刻蚀刻层(步骤120)。将晶片从等离子体处理室中去除(步骤124)。

实施例

在本发明的具体的实施例中，将具有蚀刻层的晶片放入等离子处理室，蚀刻层在有机层下面，有机层在硬掩膜层下面，硬掩膜层在光刻胶掩膜下面(步骤104)。图2A是具有光刻胶掩膜216的堆叠200的横截面示意图，其中光刻胶掩膜216在硬掩膜层212上形成，硬掩膜层212在有机掩膜层210上形成，有机掩膜层210在蚀刻层208上形成，蚀刻层208在基底204上形成。诸如抗反射层之类的一个或者多个附加层可置于这个实施例中所述的层之间。另外，一个或多个层可置于蚀刻层208和基底204之间。蚀刻层208可以是诸如二氧化硅，氮化硅，氮氧化硅，或者低k介电材料制成的介电层，或者蚀刻层208也可以是诸如硅之类的导体。在这个实施例中，蚀刻层是氧化硅。在这个实施例中需要注意的是，图案化光刻胶掩膜形成了多个窄线220和宽线224。在这个实施例中，宽线224的宽度比窄线220的宽度宽至少四倍。