[发明专利]CMOS图像传感器内部实现TDI功能的模拟累加器有效

专利信息
申请号: 201210068724.0 申请日: 2012-03-15
公开(公告)号: CN102595060A 公开(公告)日: 2012-07-18
发明(设计)人: 姚素英;聂凯明;徐江涛;高静;史再峰;王彬;徐新楠 申请(专利权)人: 天津大学
主分类号: H04N5/365 分类号: H04N5/365;H04N5/3745
代理公司: 天津市北洋有限责任专利代理事务所 12201 代理人: 刘国威
地址: 300072*** 国省代码: 天津;12
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: cmos 图像传感器 内部 实现 tdi 功能 模拟 累加器
【说明书】:

技术领域

发明涉及模拟集成电路设计领域,具体讲,涉及CMOS图像传感器内部实现TDI功能的模拟累加器。

背景技术

图像传感器可将镜头获得的光信号转换成易于存储、传输和处理的电学信号。图像传感器按照工作方式可以分为面阵型和线阵型。面阵型图像传感器的工作原理是以呈二维面阵排布的像素阵列对物体进行拍摄以获取二维图像信息,而线阵型图像传感器的工作原理是以呈一维线阵排布的像素阵列通过对物体扫描拍摄的方式来获取二维图像信息,其中线阵型图像传感器的工作方式可参考图1。线阵型图像传感器以其特殊的工作方式被广泛应用在航拍、空间成像、机器视觉和医疗成像等众多领域。但是由于在线阵型图像传感器的像素曝光期间物体始终在移动,因此像素的曝光时间严重受限于线阵型图像传感器相对被拍摄物体的移动速度,尤其在高速运动低照度应用环境下(例如空间成像)线阵型图像传感器的信噪比(Signal to Noise Ratio,SNR)会变得非常低。为解决SNR低的问题,有人提出了时间延时积分(Time Delay Integration,TDI)技术,其能够增加线阵图像传感器的SNR和灵敏度,它以其特殊的扫描方式,通过对同一目标进行多次曝光,实现很高的SNR和灵敏度,因此特别适用于高速运动低照度的环境下。TDI的基本原理是使用面阵排布的像素阵列以线阵扫描的方式工作,进而可实现不同行的像素对移动中的同一物体进行多次曝光,并将每次曝光结果进行累加,等效延长了像素对物体的曝光积分时间,因此可以大幅提升SNR和灵敏度。

TDI技术最早是通过电荷耦合器件(Charge Coupled Device,CCD)图像传感器实现的,CCD图像传感器也是实现TDI技术的理想器件,它能够实现无噪声的信号累加。目前TDI技术多应用在CCD图像传感器中,普遍采用的CCD-TDI图像传感器的结构类似一个长方形的面阵CCD图像传感器,但是其以线扫的方式工作,如图2所示,CCD-TDI图像传感器的工作过程如下:n级CCD-TDI图像传感器一共有n行像素,某一列上的第一行像素在第一个曝光周期内收集到的电荷并不直接输出,而是与同列第二个像素在第二个曝光周期内收集到的电荷相加,以此类推CCD-TDI图像传感器最后一行(第n行)的像素收集到的电荷与前面n-1次收集到的电荷累加后再按照普通线阵CCD器件的输出方式进行读出。在CCD-TDI图像传感器中,输出信号的幅度是n个像素积分电荷的累加,即相当于一个像素n倍曝光周期内所收集到的电荷,输出信号幅度扩大了n倍而噪声的幅度只扩大了倍,因此信噪比可以提高倍。

但是由于CCD图像传感器存在功耗大集成度低等缺点,目前其在各个领域的应用都在逐渐被CMOS(Complementary Metal Oxide Semiconductor,互补金属氧化物半导体)图像传感器所替代。如果通过CMOS图像传感器能够实现TDI功能(即CMOS-TDI图像传感器),那么TDI相机的成本将大幅下降并得到更广泛的应用。在现有技术中,有人提出通过在CMOS图像传感器内部集成模拟信号累加器的方法来实现CMOS-TDI图像传感器,即像素输出的模拟信号先进入模拟信号累加器中完成对相同曝光信号的累加,然后将完成累加的模拟信号送入ADC进行量化输出。但是现有技术中还没有一种合适的模拟累加器电路能够在CMOS图像传感器内部完成TDI功能。

发明内容

本发明旨在解决克服现有技术的不足,提供一种模拟累加器,使CMOS图像传感器能够较好的实现TDI功能,扩大TDI技术的应用范围,为达到上述目的,本发明采取的技术方案是,CMOS图像传感器内部实现TDI功能的模拟累加器,包括:两个差分采样电容Cs+和Cs-、全差分运放、两条输入总线、两条输出总线、n+1组积分器,CMOS-TDI图像传感器采用过采样率为(n+1)/n的滚筒式曝光,采样电容Cs+和Cs-的左极板分别连接到像素阵列的列总线上和某个参考电压Vref上,采样电容Cs+和Cs-的右极板分别连接到全差分运放的正、负输入端,所述的两条输入总线分别连接到全差分运放的正、负输入端,所述的两条输出总线分别连接到全差分运放的正、负输出端,所述的n+1组积分器分别连接在输入总线与输出总线之间,全差分运放的负输出端与正输入端、正输出端与负输入端之间分别设置有时钟开关clk。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于天津大学,未经天津大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201210068724.0/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top