[发明专利]集成电路设计过程中的寄存器设计方法及装置

说明书

技术领域

本发明属于半导体技术领域，尤其涉及一种集成电路(Integrated Circuit，IC)设计过程中的寄存器设计方法及装置。

背景技术

随着集成电路(IC)的快速发展，芯片规模越来越大，其寄存器(或称为系统寄存器)也不断增多，通常集成电路上寄存器的数目往往达到成百上千各，有的片上系统(System-On-a-Chip，SoC)甚至高达好几万个。

大量的寄存器设计很容易出现由于寄存器设计不正确而导致的芯片缺陷(bug)。据统计，高达40～50％的芯片缺陷(bug)是寄存器设计不正确导致的。所导致的缺陷主要包括：1)缺省值与文档规范不一致，2)读写权限不正确，3)地址分配错误，4)位宽与文档规范不一致，5)可配置的值配置错误等。

而且，寄存器的设计规范在设计过程中也是不断变化和修改的，甚至到IC验证过程中也仍然在不断地修改寄存器的设计信息。一旦在设计过程中增加或减少寄存器，或者修改寄存器字段的长度、位置、属性、初始值等设计信息，寄存器的文档、寄存器传输级(Register Transfer Level，RTL)设计和测试平台(testbench，TB)都需要进行相应的修改。而这些修改也很容易导致寄存器设计不正确，从而导致芯片缺陷。

可见现有技术中，如何保证寄存器设计与文档规范和后期验证的一致性，是一个亟待解决的问题，尤其是针对大量寄存器的设计，其具体设计和设计后期的验证维护都是十分困难和繁琐的，这种非常繁琐的维护工作，耗时长和出错率高，也导致芯片缺陷增加，设计成功率低。

发明内容

有鉴于此，本发明的一个目的是提供一种集成电路设计过程中的寄存器设计方法及装置，用于解决现有技术中存在的大量寄存器的设计维护困难繁琐，维护工作耗时长、出错率高，导致芯片缺陷增加、设计成功率低的问题。为了对披露的实施例的一些方面有一个基本的理解，下面给出了简单的概括。该概括部分不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围。其唯一目的是用简单的形式呈现一些概念，以此作为后面的详细说明的序言。

本发明实施例提供一种集成电路设计过程中的寄存器设计方法，包括：

通过可扩展标记语言XML编辑器生成包括寄存器配置信息的XML文件；

根据所述寄存器配置信息中包括的寄存器接口类型，获取寄存器传输级设计RTL模板库中的RTL模板；

根据获取的RTL模板和所述寄存器配置信息，生成包括寄存器接口信息和参数声明的RTL文件头；以及遍历所述XML文件中包括的各寄存器配置信息生成各寄存器的RTL信息；

得到包括RTL文件头和RTL信息的RTL设计文件。

在一些可选的实施例中，所述寄存器配置信息包括下列信息之一或组合：寄存器名称、寄存器地址、缺省值、字段配置、访问权限和寄存器接口信息。

在一些可选的实施例中，所述寄存器接口类型包括下列类型中的至少一种：

先进外围总线APB、先进高性能总线AHB、串行外设接口SPI和内置集成电路I²C总线。

在一些可选的实施例中，所述方法还包括：

将所述XML文件转化为相应的RALF文件；

根据所述RALF文件和寄存器抽象层RAL库中存储RAL基类，生成RAL测试平台；

对生成的RAL测试平台和寄存器的RTL设计文件进行编译仿真，并将编译仿真后的寄存器的RTL设计文件与编译仿真后的RAL测试平台进行比较匹配；

根据匹配结果判断寄存器的RTL设计文件是否正确。

在一些可选的实施例中，所述根据匹配结果判断寄存器的RTL设计文件是否正确，具体包括：

比较编译仿真后的RAL测试平台中测试用例的仿真结果和寄存器的RTL设计文件中测试用例的仿真结果是否一致，当一致时，确定寄存器的RTL是正确的；或

根据编译仿真后的RAL测试平台和编译仿真后的寄存器的RTL设计文件，判断所述寄存器的RTL设计文件所设计的寄存器的功能覆盖率是否大于设定的覆盖率阈值，当功能覆盖率大于设定的覆盖率阈值时，确定寄存器的RTL设计文件是正确的；或