[发明专利]基于CPLD的光电码盘正交脉冲任意小数分频系统及方法

说明书

技术领域

本发明属于交流伺服系统技术领域，具体涉及一种基于CPLD的光电码盘正交脉冲任意小数分频系统和方法。

背景技术

在伺服系统的位置控制中，为构成全闭环需要将电机位置信号反馈至上位机，以便显示伺服电机的运行状态，监控其运行，但是在通常情况下，码盘信号的频率较高，上位机无法直接接收，必须对码盘的正交脉冲进行分频处理后再反馈给上位机，而且要保证在电机频繁正反转切换时不丢失脉冲并保证方向正确。由于在某些场合中，码盘输出脉冲频率与上位机所接收的脉冲频率不是整数倍关系，所以简单的整数分频不能满足实际应用，必须设计小数分频。

在常规的小数分频的设计中，主要采用的是双模前置小数分频，其主要思想是：假设分频比为X(M≤X≤M+1)，先选择M分频输出N₁个脉冲，接着选择M+1分频输出N₂个脉冲，然后再选择M分频输出N₁个脉冲，如此循环。这种小数方法存在比较严重的缺点：由于硬件电路的延时，在M分频和M+1分频的切换点上，可能产生毛刺；当分频比为X≥2时，M分频后脉冲的占空比将无法保证为50％，M+1分频后脉冲的占空比将无法保证为75％；为实现任意小数的分频，消耗的CPLD资源相对较多。

中国专利CN101789781A“基于FPGA的任意数值分频器实现方法”，该发明实现了利用FPGA和外围矩阵电路实现任意数值的分频，其中包括小数分频，也克服了在分频切换点上可能产生毛刺的问题。但是该发明是针对单路脉冲分频设计的，而且在实现过程中消耗了大量的逻辑资源：225个LE。另外，该发明罗列了各种类型的分频，包括偶数分频、奇数分频、小数分频，看似功能齐全，但是其分频的本质都是一样的，这种做法不仅增加的操作的复杂性，也增加了资源的消耗。

发明内容

本发明是为了解决现有的小数分频系统消耗硬件的资源、操作复杂并且可能产生毛刺的问题，提出的一种基于CPLD的光电码盘正交脉冲任意小数分频系统及方法。

本发明的基于CPLD的光电码盘正交脉冲任意小数分频系统，它包括CPLD、DSP和SPI总线，CPLD包括SPI总线模块和正交脉冲分频模块，DSP包括SPI串行输出口和QEP正交编码输入口，码盘脉冲通过QEP正交编码输入口输入DSP中，DSP的SPI串行输出口的数据信号输出端与CPLD的SPI总线模块的数据信号输入端相连接，SPI总线模块的分频信息输出端与正交脉冲分频模块的分频信息输入端相连接，正交脉冲分频模块输出分频脉冲。

本发明的基于CPLD的光电码盘正交脉冲任意小数分频系统的方法，其具体方法为：步骤一、DSP对光电码盘脉冲进行计数，根据该计数值和设定的分频比计算分频后脉冲的相关信息，包括脉冲方向、脉冲数目和相应周期；步骤二、通过SPI数据总线将步骤一中DSP计算的数据传输给CPLD；步骤三、CPLD接收步骤二传输的数据信息，产生与该数据信息符合的正交脉冲，完成任意小数的分频过程。

本发明具有如下优点：

1)在实现过程中，不存在分频比的切换问题，所以不存在在分频切换点产生毛刺的问题；

2)DSP计算分频脉冲的脉冲数和相应周期值，可以确保在分频比比较大并且电机频繁正反转切换的情况下不丢失脉冲；

3)为实现码盘脉冲任意小数分频功能，消耗CPLD：EPM3256的宏单元124个，比中国专利CN101789781A“基于FPGA的任意数值分频器实现方法”以及双模前置小数分频消耗的资源少，中国专利CN101789781A消耗225个LE，双模前置小数分频消耗142个宏单位。

附图说明

图1为本发明的系统结构示意图；图2为分频信息计算流程示意图；图3为正交脉冲特性示意图。

具体实施方式

具体实施方式一、结合图1说明本实施方式，基于CPLD的光电码盘正交脉冲任意小数分频系统，它包括CPLD1、DSP2和SPI总线3，CPLD1包括SPI总线模块1-1和正交脉冲分频模块1-2，DSP2包括SPI串行输出口2-1和QEP正交编码输入口2-2，码盘脉冲通过QEP正交编码输入口2-2输入DSP2中，DSP2的SPI串行输出口2-1的数据信号输出端与CPLD1的SPI总线模块1-1的数据信号输入端相连接，SPI总线模块1-1的分频信息输出端与正交脉冲分频模块1-2的分频信息输入端相连接，脉冲通过位置脉冲计数模块1-3的脉冲输入端输入到CPLD1中，正交脉冲分频模块1-2输出分频脉冲。