[发明专利]一种片内集成低噪声放大器

说明书

技术领域

本发明涉及集成电路技术领域，应用于接收器的射频前端的集成低噪声放大器。

背景技术

随着信息技术的迅速发展，越来越多的无线产品在市场上得到了广泛的应用。作为射频接收器的第一级，低噪声放大器需要提供足够的增益来克服后续电路带来的噪声，一方面低噪声放大器需能够保证对微弱的输入信号进行放大而不被噪声淹没，从而要求低噪声放大器本身应具有足够低的噪声和足够大的增益，另一方面为了接收大信号而不产生失真，要求低噪声放大器具有良好的线性度，因此低噪声放大器的性能在很大程度上决定了整个接收器的噪声性能，其在射频通信领域所处的地位是至关重要的。噪声系数、反射系数、线性度、增益、功耗等是评价低噪声放大器性能的重要指标。

对于低噪声放大器而言，要实现噪声匹配和最大功率传输的阻抗匹配，窄带的低噪声放大器通常采用的是源极电感负反馈的结构，如图1所示。晶体管M₃、电阻R₁、R₂用来提供偏置，晶体管M₁、M₂和电感L_d、L_g、L_S用来实现输入匹配以及放大信号的功能，C_L为负载电容，C_B为输入端隔直电容，使输入晶体管M₁的偏置不受影响。然而，对于某些频段，例如915MHz左右频率的通信系统来说，这种窄带的匹配需要很大感值的栅极电感L_g(一般十几甚至几十纳亨)，这样栅极电感L_g都是采用片外实现，同时由于在片内共源管M₁的源端使用电感L_S，共栅管M₂的漏端使用电感L_d，这样低噪声放大器至少需要三个电感，并且还要有一个电感L_g不能集成。然而，随着集成电路产业的迅猛发展，高集成化已成为当今集成电路设计的必然趋势。针对图1所示的低噪声放大器在915MHz频率左右在片内难以集成的特性，本发明提出一种新的低噪声放大器结构，可以完全片内集成，大大提高了系统的集成度，减小了芯片面积，从而降低了成本。

发明内容

本发明的目的是为了解决传统的源极电感负反馈结构低噪声放大器在频率为915MHz不能完全集成，以及使用电感数目多占用很大芯片面积的缺点，提出了一种新型的低噪声放大器结构。

本发明的指导思想是低噪声放大器在能实现噪声匹配、最大功率传输的阻抗匹配和有效的放大功能的要求下，将完成这些功能的器件及组成的电路全集成在一个硅片上，并能减小芯片的面积，通过减少电感L的数量和数值使得电路便于集成。为此，在本发明的电路中采用了电压并联负反馈结构作为输入级，由于电压并联负反馈结构具有低输入阻抗特性，因此易于实现输入阻抗匹配。等效匹配网络如图2所示，将在以下内容中详细阐述。

本发明的片内集成低噪声放大器具体的方案如下，见图3电路原理图，该电路分为两级：电路的第一级采用了电压并联负反馈结构作为输入级，由L₁、C₁、L₂、C_C、MN₀、MP₀、R_F共同构成输入阻抗匹配网络，用于实现与天线匹配及放大信号功能。其中符号L为电感，C为电容，R为电阻。MN₀为NMOS晶体管，MP₀为PMOS晶体管。

电路的第二级由C₀、R₁、MN₁、MN₂、MN₃、MN₄组成，用于实现噪声抵消以及信号放大功能，在电路第二级中有两条信号支路，一条为晶体管MN₃构成的源跟随器，用来缓冲第一级的输出信号，另一条为经过共源共栅结构(MN₁和MN₂)的反向放大，两条支路对输入信号的放大作用在输出端口叠加，同时，两条支路对匹配晶体管MN₀和MP₀沟道噪声起着一定的抵消作用。